VHDL硬件描述语言与数字逻辑电路设计，需要的朋友可以下载。
/dl/269579.html
标签： VHDL 硬件描述语言 数字逻辑 电路设计
上传时间： 2016-03-10
上传用户：1427796291
VHDL硬件描述语言与数字逻辑电路设计——学习FPGA/CPLD时可参考
/dl/272029.html
标签： VHDL FPGA CPLD 硬件描述语言
上传时间： 2016-03-16
上传用户：nanfeicui
werilog语言中关于 组合逻辑时序逻辑的表达
/dl/274315.html
标签： werilog 语言 组合逻辑 时序逻辑
上传时间： 2013-12-21
上传用户：dapangxie
简述了V HDL 语言的功能及其特点,并以 8 位串行数字锁设计为例,介绍了在Max + plus Ⅱ10. 2 开发软件下,利用V HDL 硬件描述语言设 计数字逻辑电路的过程和方法。并设计了密码锁
/dl/305660.html
标签： HDL plus Max 10
上传时间： 2013-12-23
上传用户：yimoney
本书详细介绍了VHDL语言设计数字逻辑电路和数字系统的过程和方法，并对设计中各种相关技术做了详细的介绍，出此之外，本书提供了丰富的 实例，条理清晰，通俗易懂。
/dl/313846.html
标签： VHDL 详细介绍 数字逻辑电路 数字系统
上传时间： 2016-06-28
上传用户：顶得柱
一个利用task和电平敏感的always块设计比较后重组信号的组合逻辑的实例。可以看到，利用task非常方便地实现了数据之间的交换，如果要用函数实现相同的功能是非常复杂的；另外，task也避免了直接用一般语句来描述所引起的不易理解和综合时产生冗余逻辑等问题。 ...
/dl/316183.html
标签： always task 电平 敏感
上传用户：WMC_geophy
只有最初级的逻辑电路才使用单一的时钟。大多数与数据传输相关的应用都有与生俱来的挑战，即跨越多个时钟域的数据移动，本文将介绍怎样在同步设计中处理异步信号
/dl/336183.html
标签： 逻辑电路 时钟 数据传输
上传时间： 2016-08-22
上传用户：yyq123456789
自己编写的GAL可编程逻辑电路的编译软件abel4的windows界面，让dos软件重新发挥作用
/dl/336516.html
标签： windows abel4 GAL 编写
上传时间： 2013-12-20
上传用户：561596
VHDL硬件描述语言与数字逻辑电路设计,学习VHDL的好资料
/dl/341832.html
上传时间： 2013-12-19
上传用户：kiklkook
自己做的数字逻辑电路课程设计，课题：八位二进制并行加法器的实现，包含代码和流程图以及基本说明
/dl/349687.html
标签： 数字逻辑电路
上传时间： 2013-12-18
上传用户：小儒尼尼奥
虫虫下载站 半导体技术网 电子研发网 源码地带 电源技术网 单片机技术网 医疗电子技术 嵌入式系统与单片机
