排序:上传时间 相关度 下载量 查看数

管脚图 17023

按分类查找:

  • FPGA连接DDR2的问题讨论

    我采用XC4VSX35或XC4VLX25 FPGA来连接DDR2 SODIMM和元件。SODIMM内存条选用MT16HTS51264HY-667(4GB),分立器件选用8片MT47H512M8。设计目标:当客户使用内存条时,8片分立器件不焊接;当使用直接贴片分立内存颗粒时,SODIMM内存条不安装。请问专家:1、在设计中,先用Xilinx MIG工具生成DDR2的Core后,管脚约束文件是否还可 ...

    /dl/32710.html

    标签: FPGA DDR2 连接 问题讨论

    上传时间: 2013-10-12

    上传用户:han_zh

  • 蓝牙模块BF10蓝牙串口线资料

    产品概述 …………………………………………………………………………………32. 产品应用领域 ……………………………………………………………………………33. 使用方法 …………………………………………………………………………………33.1 与用户产品的连接原理图 …………………………………………………………33.2 模 ...

    /dl/36489.html

    标签: BF 10 蓝牙模块 蓝牙

    上传时间: 2013-11-23

    上传用户:kristycreasy

  • Proteus教程:图形和文本格式

      ISIS 有一个很完善的图形系统允许你自定义原理图所包含项目的外观比如线条格式,填充色,文本的字体,文本的效果等等… 这个系统非常强大并且允许你自己定义部分或者全部的原理图的全部外观,同时允许加载某些对象到你本地的外观属性.   在ISIS中所有的图形对象都是根据图形格式所画出. 图形格式(graphics styl ...

    /dl/37764.html

    标签: Proteus 教程 图形

    上传时间: 2013-10-11

    上传用户:qwer0574

  • 一个画板十年工程师总结PCB设计的经验(经典)

    一般PCB基本设计流程如下:前期准备->PCB结构设计->PCB布局->布线->布线优化和丝印->网络和DRC检查和结构检查->制版。    第一:前期准备。这包括准备元件库和原理图。“工欲善其事,必先利其器”,要做出一块好的板子,除了要设计好原理之外,还要画得好。在进行PCB设计之前,首先要准备好原理图SCH的元 ...

    /dl/38627.html

    标签: PCB 工程师 经验

    上传时间: 2013-11-20

    上传用户:XLHrest

  • 如何设计一款专业的PCB板--PCB布局经验

    首先说这是经验积累的问题,其次就是需要个人电路知识经验了! 布局说白了就是在板子上放器件。这时如果前面讲到的准备工作都做好的话,就可以在原理图上生成网络表(Design-> Create Netlist),之后在PCB图上导入网络表(Design->Load Nets)。就看见器件哗啦啦的全堆上去了,各管脚之间还有飞线提示连接 ...

    /dl/38632.html

    标签: PCB 如何设计 布局 经验

    上传时间: 2013-10-10

    上传用户:皇族传媒

  • PCB设计要求简介

    PCB设计要点 一.PCB工艺限制 1)线  一般情况下,线与线之间和线与焊盘之间的距离大于等于13mil,实际应用中,条件允许时应考虑加大距离;布线密度较高时,可考虑但不建议采用IC脚间走两根线,线的宽度为10mil,线间距不小于10mil。特殊情况下,当器件管脚较密,宽度较窄时,可按适当减小线宽和线间距。  2)焊盘 ...

    /dl/39093.html

    标签: PCB

    上传时间: 2013-10-11

    上传用户:13817753084

  • PADS Layout把非中心对称封装的元件坐标导出所修改的Basic Scr

    有时候,做元件封装的时候,做得不是按中心设置为原点(不提倡这种做法),所以制成之后导出来的坐标图和直接提供给贴片厂的要求相差比较大。比如,以元件的某一个pin 脚作为元件的原点,明显就有问题,直接修改封装的话,PCB又的重新调整。所以想到一个方法:把每个元件所有的管脚的X坐标和Y坐标分别求平均值,就为元件的 ...

    /dl/39104.html

    标签: Layout Basic PADS Scr

    上传时间: 2014-01-09

    上传用户:xzt

  • FPGA连接DDR2的问题讨论

    我采用XC4VSX35或XC4VLX25 FPGA来连接DDR2 SODIMM和元件。SODIMM内存条选用MT16HTS51264HY-667(4GB),分立器件选用8片MT47H512M8。设计目标:当客户使用内存条时,8片分立器件不焊接;当使用直接贴片分立内存颗粒时,SODIMM内存条不安装。请问专家:1、在设计中,先用Xilinx MIG工具生成DDR2的Core后,管脚约束文件是否还可 ...

    /dl/40337.html

    标签: FPGA DDR2 连接 问题讨论

    上传时间: 2013-10-21

    上传用户:jjq719719

  • Hyperlynx仿真应用:阻抗匹配

    Hyperlynx仿真应用:阻抗匹配.下面以一个电路设计为例,简单介绍一下PCB仿真软件在设计中的使用。下面是一个DSP硬件电路部分元件位置关系(原理图和PCB使用PROTEL99SE设计),其中DRAM作为DSP的扩展Memory(64位宽度,低8bit还经过3245接到FLASH和其它芯片),DRAM时钟频率133M。因为频率较高,设计过程中我们需要考虑DRAM的数据 ...

    /dl/40436.html

    标签: Hyperlynx 仿真 阻抗匹配

    上传时间: 2013-12-17

    上传用户:debuchangshi

  • PCB LAYOUT初学者必看!

    PCB LAYOUT技术大全---初学者必看!  PROTEL相关疑问 1.原理图常见错误: (1)ERC报告管脚没有接入信号: a. 创建封装时给管脚定义了I/O属性; b.创建元件或放置元件时修改了不一致的grid属性,管脚与线没有连上; c. 创建元件时pin方向反向,必须非pin name端连线。 (2)元件跑到图纸界外:没有在 ...

    /dl/40487.html

    标签: LAYOUT PCB 初学者

    上传时间: 2013-10-20

    上传用户:kbnswdifs