MIPS处理器的数据通道VHDL代码，可综合，可仿真，属硬件描述语言，集成电路设计代码
/dl/243253.html
标签： MIPS VHDL 处理器 代码
上传时间： 2013-11-25
上传用户：ANRAN
MIPS处理器的控制verilog代码，可综合，可仿真，属硬件描述语言，集成电路设计代码
/dl/243255.html
标签： verilog MIPS 处理器 代码
上传时间： 2016-01-06
上传用户：lanhuaying
这个是在UNIX下，运用在集成电路设计中重要的两个步骤ＤＡ和ＤＣ．这个里面十分详细的介绍这两个软件，设计到ＵＮＩＸ的语言和Verilog HDL语言.
/dl/286032.html
标签： UNIX
上传时间： 2013-12-16
上传用户：xieguodong1234
5阶数字滤波器FIR5，包括了Textio模拟等完整设计，VHDL
/dl/434380.html
标签： FIR5 数字滤波器
上传时间： 2013-12-12
上传用户：libinxny
本文研究了SMBus 规范，介绍了典型的基于片上系统（SoC）设计的知识产权核（IP）实现，采用自顶向下 (Top-down)的集成电路设计方法完成了设计，并架构了基于总线功能模型(BFM)的验证平台 完成功能仿真，顺利完成了逻辑综合和时序仿真。FPGA 验证和投片后测试均表明设计具有 良好的性能。 ...
/dl/438963.html
标签： SMBus
上传时间： 2013-11-28
上传用户：xuanchangri
Alexandre Linhares于1998 提出了一种新的仿生计算方法,即捕食搜索算法。捕食搜索策略很好地协调了局部搜索和全局搜索之间的转换，已成功应用于组合优化领域的旅行商问题和超大规模集成电路设计问题。
/dl/460431.html
标签： Alexandre Linhares 1998 搜索
上传时间： 2014-11-27
上传用户：xlcky
MC30P6060采用高速低功耗CMOS工艺设计开发的8位高性能精简指令单片机，内部有1k*14位一次性可编程ROM（OTP-ROM）,49×8位的数据存储器（RAM）,两个双向i/o,1个8位Timer定时器/计数器
/dl/512804.html
标签： MC30P6060
上传时间： 2016-08-18
上传用户：zengduo
/dl/512807.html
集成电路设计以及制造业的不断发展，使得在单个芯片上集成多个处理器内核成为了可能。近年来多核处理器的发展过程中，多个内核对共享数据的访问一直存在数据冲突问题，也就是缓存（Cache）出现不一致情况。Cache 一致性协议就是为了解决这种不一致现象，使得内核可以实时访问到正确的数据。 ...
/dl/513479.html
标签： Cache
上传时间： 2016-11-28
上传用户：Nicole_K
内容简介 介绍了一般微处押器核鲋设计原理、基于微处邦器核的SoC设计的其本機念甜方法,通过对ARM系列处理器核和 CPU核的详小描述,说明微处理器及外接口的设计原理和方法。同时也综述了ARM系列她理器核和最新ARM核的 研发战果以政ARM和Thmb踹积模型,对SC设计中涉及到的行储器层次、 Cache存储器管诬、片上总线片|:调和 产品 ...
/dl/521443.html
标签： ARM SoC
上传时间： 2020-04-02
上传用户：hongpixiaozhu
虫虫下载站 半导体技术网 电子研发网 源码地带 电源技术网 单片机技术网 医疗电子技术 嵌入式系统与单片机
