排序:上传时间 相关度 下载量 查看数

最终用户 8706

按分类查找:

  • 分时操作系统思想在单片机编程中的实现

    作为嵌入式系统主控单元——单片机,其软件往往是一个微观的实时操作系统,且大部分是为某种应用而专门设计的。系统程序有实时过程控制或实时信息处理的能力,要求能够及时响应随机发生的外部事件并对该事件做出快速处理。而分时操作系统却是把CPU的时间划分成长短基本相同的时间区间,即“时间片”,通过操作系统的管理, ...

    /dl/31552.html

    标签: 分时操作系统 中的实现 单片机编程

    上传时间: 2013-12-23

    上传用户:佳期如梦

  • AVR Studio 帮助文件中文翻译

    AVR Studio 帮助文件中文翻译,网友翻译的AVR Studio软件里面的帮助文件。转自“我们的AVR”网站,在此表示感谢。 图元文件(metafile) 以.emf为扩展名的文件。是下面各种结构的基本组成部分,可以用来让AVR LCD编辑器设计软件模拟显示器。它可以是一个段或者一个图像。您不能直接用AVR LCD编辑器生成一个这样的图元文件 ...

    /dl/31564.html

    标签: Studio AVR 翻译

    上传时间: 2013-10-31

    上传用户:paladin

  • SM-IIC/2051模块用户说明(I2C 数据控制模块)

    SM-IIC/2051 模块用户说明简介:SM-IIC/2051 是一个基于2051 单片机的I2C 总线控制模块。上位机接口可直接与PC的RS232 连接,下位机可实现对应用电路中I2C 控制总线的连接,块内设置2K 的FLASH 存储器,可存储用户I2C 初始化数据。模块采用2051 单片机,使电路简单可靠。型号:SM-IIC/2051名称:I2C 数据控制模块功能:RS23 ...

    /dl/31646.html

    标签: SM-IIC 2051 I2C 模块

    上传时间: 2013-11-18

    上传用户:爺的气质

  • c8051f040/c8051f041/c8051f042/

    C8051F040/1/2/3/4/5/6/7混合信号ISP FLASH 微控制器数 据 手 册 C8051F04x 系列器件是完全集成的混合信号片上系统型MCU,具有64 个数字I/O 引脚(C8051F040/2/4/6)或32 个数字I/O 引脚(C8051F041/3/5/7),片内集成了一个CAN2.0B 控制器。下面列出了一些主要特性;有关某一产品的具体特性参见表1.1。􀁹 高速、流 ...

    /dl/31650.html

    标签: 8051 040 041 042

    上传时间: 2013-10-24

    上传用户:hwl453472107

  • GPS用户位置求解Matlab仿真121118

    GPS用户位置求解Matlab仿真121118

    /dl/31861.html

    标签: 121118 Matlab GPS 用户

    上传时间: 2013-11-01

    上传用户:lilei900512

  • SEED-DVS8168软件用户指南

    SEED-DVS8168软件用户指南

    /dl/31880.html

    标签: SEED-DVS 8168 软件 用户

    上传时间: 2013-10-24

    上传用户:devin_zhong

  • Spartan-3E开发板用户说明

    Spartan-3E开发板用户说明。

    /dl/32081.html

    标签: Spartan 开发板 用户

    上传时间: 2014-01-05

    上传用户:zoudejile

  • DE2中文用户手册

    Altera公司产品用户手册

    /dl/32151.html

    标签: DE2 用户手册

    上传时间: 2013-12-20

    上传用户:playboys0

  • Spartan+3E中文用户指南

    Spartan+3E中文用户指南。

    /dl/32204.html

    标签: Spartan 用户

    上传时间: 2013-10-14

    上传用户:赵云兴

  • 基于FPGA的DDR2 SDRAM存储器用户接口设计

    使用功能强大的FPGA来实现一种DDR2 SDRAM存储器的用户接口。该用户接口是基于XILINX公司出产的DDR2 SDRAM的存储控制器,由于该公司出产的这种存储控制器具有很高的效率,使用也很广泛,可知本设计具有很大的使用前景。本设计通过采用多路高速率数据读写操作仿真验证,可知其完全可以满足时序要求,由综合结果可知其使用逻辑 ...

    /dl/32229.html

    标签: SDRAM FPGA DDR2 存储器

    上传时间: 2013-11-07

    上传用户:GavinNeko