目前，大型设计一般推荐使用同步时序电路。同步时序电路基于时钟触发沿设计，对时钟的周期、占空比、延时和抖动提出了更高的要求。为了满足同步时序设计的要求，一般在FPGA设计中采用全局时钟资源驱动设计的主时钟，以达到最低的时钟抖动和延迟。 FPGA全局时钟资源一般使用全铜层工艺实现，并设计了专用时钟缓冲与驱动结构 ...
/dl/40274.html
标签： Xilinx FPGA 全局时钟资源
上传时间： 2013-11-20
上传用户：563686540
为有效控制固态功率调制设备,提高系统的可调性和稳定性,介绍了一种基于现场可编程门阵列( FPGA)和微控制器(MCU) 的多路高压IGBT 驱动触发器的设计方法和实现电路。该触发器可选择内或外触发信号,可遥控或本控,能产生多路频率、宽度和延时独立可调的脉冲信号,信号的输入输出和传输都使用光纤。将该触发器用于高压IGBT(3300 V ...
/dl/40326.html
标签： FPGA IGBT 多路 驱动
上传时间： 2013-10-17
上传用户：123456wh
随着系统设计复杂性和集成度的大规模提高，电子系统设计师们正在从事100MHZ以上的电路设计，总线的工作频率也已经达到或者超过50MHZ，有一大部分甚至超过100MHZ。目前约80% 的设计的时钟频率超过50MHz，将近50% 以上的设计主频超过120MHz，有20%甚至超过500M。当系统工作在50MHz时，将产生传输线效应和信号的完整性问题；而 ...
/dl/40328.html
标签： 高速电路 传输线 效应分析
上传时间： 2013-11-05
上传用户：tzrdcaabb
信号完整性问题是高速PCB 设计者必需面对的问题。阻抗匹配、合理端接、正确拓扑结构解决信号完整性问题的关键。传输线上信号的传输速度是有限的，信号线的布线长度产生的信号传输延时会对信号的时序关系产生影响，所以PCB 上的高速信号的长度以及延时要仔细计算和分析。运用信号完整性分析工具进行布线前后的仿真对于保证信 ...
/dl/40435.html
标签： HyperLynx 仿真软件 主板设计 中的应用
上传时间： 2013-11-17
上传用户：sqq
MAX6870六电压排序器/监视器为简化复杂设计提供了一个完全集成的方案。该款EEPROM配置器件在设置门限、输出结构和延时方面具有极大的灵活性。在大多数电子设备中，对系统电压进行监视是非常重要的，这样可保证处理器和其它IC在系统上电时被复位，还可以监测到电压的下降，从而把代码执行过程中出现问题的概率降到最小，避免 ...
/dl/41832.html
标签： 复杂系统 监视 排序 方案
上传时间： 2013-11-25
上传用户：ywqaxiwang
温湿度传感器 sht11 仿真程序 sbit out =P3^0; //加热口 //sbit input =P1^1;//检测口 //sbit speek =P2^0;//报警 sbit clo =P3^7;//时钟 sbit ST =P3^5;//开始 sbit EOC =P3^6;//成功信号 sbit gwei =P3^4;//个位 sbit&nb ...
/dl/42489.html
标签： sht 11 温湿度传感器 仿真程序
上传时间： 2013-10-16
上传用户：黄蛋的蛋黄
多线程端口扫描演示，能够设置连接延时，使用Winsocket2 API编写，Delphi7编译通过
/dl/105012.html
标签： 多线程 端口
上传时间： 2015-01-15
上传用户：www240697738
快速排序的递归解演示，用20个字符串代表20个数，显示每次分组结果，延时10000。如果在你的机子上太快，可以加长延时。
/dl/115715.html
标签： 快速排序 递归
上传时间： 2015-02-11
上传用户：缥缈
HD7279与51的驱动，主要修正了延时函数及按键函数，按键采集通过中断采集。
/dl/127125.html
标签： 7279 HD 驱动
上传时间： 2014-01-05
上传用户：liuchee
摘 要:介绍了Ｗｉｎ32平台(Ｗｉｎｄｏｗｓ95/98/ＮＴ)下ｓｏｃｋｅｔ的阻塞和非阻塞两种工作模式。结合两个具体程序模型,讨论了在网络环境下发送/接收数据使用阻塞式socket的必要性和不足之处,并提出用能延时退出的阻塞式socket读写函数的解决方案。 ...
/dl/127761.html
标签： socket 阻塞 95 98
上传时间： 2013-12-08
上传用户：66666
虫虫下载站 半导体技术网 电子研发网 源码地带 电源技术网 单片机技术网 医疗电子技术 嵌入式系统与单片机
