在软件接收机的基础上,利用鉴频器辅助鉴相器的输出,引入一个模糊逻辑控制器,使得环路能够智能跟踪信号的动态变化.实验结果证明所提出的设计方法与传统环路相比可大幅度缩短跟踪时间,减小环路滤波器带宽,并能消除周跳.
/dl/340579.html
标签： 环路 软件接收机 模糊逻辑 控制器
上传时间： 2016-09-01
上传用户：lindor
该源码为VHDL语言编写的分频器，在W-4b教学平台上通过验证
/dl/343448.html
标签： VHDL 源码 分频器 语言
上传时间： 2016-09-17
上传用户：erkuizhang
分频器，用于时钟信号的分频及倍频，供专业人事学习研究使用
/dl/343673.html
标签： 分频器
上传时间： 2016-09-18
上传用户：caiiicc
主要介绍一种基于Philips公司的MF RC500的射频识别读写器的设计：首先介绍系统的组成以及MF RC500的特性，接着给出天线的设计规范，最后给出MCU 89C52与MF RC500的接口原理图、对Mifare卡操作流程以及及读卡的程序。
/dl/346118.html
标签： 500 Philips RC 射频识别
上传时间： 2016-09-24
上传用户：guanliya
用VERILOG HDL实现的任意 频率分频器源代码，是一个通用的程序
/dl/348172.html
标签： VERILOG HDL 频率 分频器
上传时间： 2014-01-07
上传用户：alan-ee
89C51单片机用定时器来产生ＰＷＭ方波，方波的频率与占空比可调
/dl/349197.html
标签： 89C51 单片机 定时器 方波
上传时间： 2014-09-03
上传用户：gaome
本文使用实例描述了在 FPGA/CPLD 上使用 VHDL 进行分频器设 计，包括偶数分频、非 50％占空比和 50％占空比的奇数分频、半整数 （N+0.5）分频、小数分频、分数分频以及积分分频。所有实现均可 通过 Synplify Pro 或 FPGA 生产厂商的综合器进行综合，形成可使 用的电路，并在 ModelSim 上进行验证。 ...
/dl/349872.html
标签： FPGA CPLD VHDL 分频器
上传时间： 2013-12-15
上传用户：从此走出阴霾
利用8051的定时器用来计数作为频率计的基础。测频范围是1--10000HZ
/dl/351670.html
标签： 10000 8051 HZ 定时器
上传时间： 2014-10-28
上传用户：tuilp1a
在射频识别RFID芯片设计中用到的miller解码器设计
/dl/352141.html
标签： miller RFID 射频识别 芯片设计
上传时间： 2016-10-09
上传用户：sevenbestfei
非常值得一看的波导耦合器的设计及仿真 中科院耦合器课程习题精解
/dl/353171.html
标签： 耦合器 波导 仿真
上传时间： 2016-10-11
上传用户：lixinxiang
虫虫下载站 半导体技术网 电子研发网 源码地带 电源技术网 单片机技术网 医疗电子技术 嵌入式系统与单片机
