绝对好东西，一个VHDL写的任意宽度通用串行乘法器，以最少的资源实现乘法器功能。
/dl/390150.html
标签：
上传时间： 2017-01-10
上传用户：lepoke
基4-FFT蝶形单元实现，按照FPGA内部的乘法器功能编写的
/dl/392409.html
标签： FFT
上传时间： 2014-01-05
上传用户：520
基于verilog的fir滤波器设计，用的并行结构。在前面基础上加入四级流水（加法器，并行乘法器，乘法结果相加两级），通过验证。
/dl/399117.html
标签： verilog fir 滤波器设计
上传时间： 2013-11-26
上传用户：liuchee
VHDL编程一百例，包括加法器、乘法器、移位寄存器、奇偶校验器等。pdf格式的，仅供学习使用
/dl/410040.html
标签： VHDL 编程
上传时间： 2017-03-01
上传用户：chfanjiang
本设计采用AT89552单片机，辅以必要的模拟电路，实现了一个基于直接数字频率合成技术(DDS)的正弦谊号发生器。设计中采用DDS芯片AD9850产生频率1KHZ~10MHZ范围内正弦波，采用功放AD811控制输出电压幅度， 由单片机AT89S52控制调节步进频率1HZ。在此基础上，用模拟乘法器MC1496实现了正弦调制信号频率为1KHZ的模拟相度调制信 ...
/dl/463625.html
标签： 89552 AT 单片机
上传时间： 2014-12-05
上传用户：shus521
用 FPGA实现了二维离散余弦变换和逆变换，结构设计采用行列分解法，乘法器采用移位求和的方法实现，并且采用流水线结构设计，提高处理核的性能
/dl/466250.html
标签： FPGA 二维离散余弦变换 逆变
上传时间： 2017-07-17
上传用户：leixinzhuo
实现17位加法，利用一个16位超前进位加法器和一个一位全加器构成的一个有进位输入和进位输出的17加法器，并且16位加法器利用的使四位超前进位加法器构成。它在booth乘法器设计中经常用到。可以使初学者对模块的调用了解更加透彻。 ...
/dl/481338.html
标签： 加法
上传时间： 2017-08-22
上传用户：kristycreasy
TMS320VC5416的主要特征有： (1)优化的CPU结构：增强的多总线结构，数据总线具有总线保持特性；40bit的算术逻辑单元（ALU），包括两个独立的40bit的累加器，一个40bit的桶形移位器；一个17×17的乘法器连接一个40bit专用加法器，可用来进行非流水线式的单周期乘/累加（MAC）操作等。 ...
/dl/483204.html
标签： 5416 TMS 320 CPU
上传时间： 2013-12-28
上传用户：lacsx
MSP-TEST44X 学习板光盘资料及实验说明 本学习板是按照教育大纲，采纳国内外许多单片机实验仪的优点,保持了传统机的实验 项目，增加了以实用技术为主的许多实验。实验内容涉及到端口，时钟，FLASH 读写，看 门狗，硬件乘法器，TIMER_A_操作，TIMER_A ，ADC&bt&lcd，通讯操作（232，485， SPI），键盘操作(独立按键,行列按 ...
/dl/494296.html
标签： MSP-TEST 44 光盘 实验
上传时间： 2017-09-27
上传用户：拔丝土豆
采用VHDL硬件描述语言设计，包含加法器，乘法器等以及寄存器的详细设计思路和设计源码
/dl/502295.html
标签： SOC课程设计
上传时间： 2015-04-16
上传用户：kaixinyixiaxia
虫虫下载站 半导体技术网 电子研发网 源码地带 电源技术网 单片机技术网 医疗电子技术 嵌入式系统与单片机
