单片机应用技术选编(9) 目录 第一章 专题论述1.1 集成电路进入片上系统时代(2)1.2 系统集成芯片综述(10)1.3 Java嵌入技术综述(18)1.4 Java的线程机制(23)1.5 嵌入式系统中的JTAG接口编程技术(29)1.6 EPAC器件技术概述及应用(37)1.7 VHDL设计中电路简化问题的探讨(42)1.8 8031芯片主要模块的VHDL描述与仿真(48)1.9 ISP技术在 ...
/dl/31589.html
标签： 单片机 应用技术
上传时间： 2014-04-14
上传用户：gtf1207
微处理器及微型计算机的发展概况 第一代微处理器是以Intel公司1971年推出的4004，4040为代表的四位微处理机。 第二代微处理机（1973年~1977年），典型代表有：Intel 公司的8080、8085；Motorola公司的M6800以及Zlog公司的Z80。 第三代微处理机 第三代微机是以16位 ...
/dl/31622.html
标签： 微机原理 接口
上传时间： 2013-10-17
上传用户：erkuizhang
具有梯形反电动势的永磁同步电动机通常被称为无刷直流电动机，它具有结构简单、体积小、重量轻、效率高、高功率密度、启动扭矩大、惯量小和响应快等其它种类直流电机无法比拟的特性。采用电子换向器替代了传统直流电动机的机械换向装置，从而克服了电刷和换向器所引起的噪声、火花、电磁干扰、寿命短等一系列弊病。由于无刷 ...
/dl/31640.html
标签： C8051F 单片机 直流无刷 电机转速
上传时间： 2013-12-21
上传用户：bnfm
在C8051F系列单片机中集成有多通道8位、10位、12位或16位的SAR型ADC，能够满足大多数数据采集的应用需求；集成跟踪和保持电路；集成模拟多路复用器(AMUX)。􀂾 采样频率从100ksps到1Msps。􀂾 片内温度传感器可直接配置到ADC的输入端。􀂾 C8051F04x系列集成可编程增益放大器(PGA)和高电压差分放大器( ...
/dl/31654.html
标签： C8051F 单片机应用
上传时间： 2013-10-13
上传用户：jx_wwq
本章主要介绍51系列单片机系统扩展问题，在本章中要研究较多的硬件方面及硬软结合方面的问题，本章与第一章关系密切，在学习本章内容之前，要先明确51系列单片机本身的系统资源，可先复习一下前面几章的有关单片机硬件组成方面的内容。 本章将介绍以下具体内容： 系统扩展的含义、单片机的地址总线和数 ...
/dl/31685.html
标签： MCS 51 单片机 系统扩展
上传时间： 2013-10-19
上传用户：zhaoq123
对于利用LabVIEW FPGA实现RIO目标平台上的定制硬件的工程师与开发人员，他们可以很容易地利用所推荐的组件设计构建适合其应用的、可复用且可扩展的代码模块。基于已经验证的设计进行代码模块开发，将使现有IP在未来应用中得到更好的复用，也可以使在不同开发人员和内部组织之间进行共享和交换的代码更好服用 ...
/dl/32241.html
标签： LabVIEW FPGA IP核 模块设计
上传时间： 2013-11-20
上传用户：lnnn30
描述了基于FPGA的FIR滤波器设计。根据FIR的原理及严格线性相位滤波器具有偶对称的性质给出了FIR滤波器的4种结构，即直接乘加结构、乘法器复用结构、乘累加结构、DA算法。在本文中给出上述几种算法的结构框图，并通过FPGA编程实现上述几种算法，并给出所用的资源来比较各种算法的优劣。 ...
/dl/32278.html
标签： FPGA FIR 滤波器 对比
上传时间： 2013-12-09
上传用户：lvzhr
介绍了多入多出-正交频分复用（MIMO-OFDM）系统，并分析了其发射机的实现原理。充分利用Altera公司Stratix系列现场可编程门阵列（FPGA）芯片和IP（知识产权）核，提出了一种切实可行的MIMO-OFDM基带系统发射机的FPGA实现方法。重点论述了适合于FPGA实现的对角空时分层编码（D-BLAST）的方法和实现原理以及各个主要模块的工 ...
/dl/32391.html
标签： MIMO-OFDM FPGA 基带系统 发射机
上传用户：Aeray
设计了一种基于FPGA纯硬件方式实现方向滤波的指纹图像增强算法。设计采用寄存器传输级（RTL）硬件描述语言（Verilog HDL），利用时分复用和流水线处理等技术，完成了方向滤波指纹图像增强算法在FPGA上的实现。整个系统通过了Modelsim的仿真验证并在Terasic公司的DE2平台上完成了硬件测试。设计共消耗了3716个逻辑单元，最高 ...
/dl/32698.html
标签： FPGA 方向 指纹 图像增强算法
上传时间： 2013-10-12
上传用户：拢共湖塘
数字三相锁相环中含有大量乘法运算和三角函数运算，占用大量的硬件逻辑资源。为此，提出一种数字三相锁相环的优化实现方案，利用乘法模块复用和CORDIC算法实现三角函数运算，并用Verilog HDL硬件描述语言对优化前后的算法进行了编码实现。仿真和实验结果表明，优化后的数字三相锁相环大大节省了FPGA的资源，并能快速、准确 ...
/dl/32702.html
标签： FPGA 数字 三相 优化设计
上传时间： 2013-11-15
上传用户：yjj631
虫虫下载站 半导体技术网 电子研发网 源码地带 电源技术网 单片机技术网 医疗电子技术 嵌入式系统与单片机
