使用时钟PLL的源同步系统时序分析一）回顾源同步时序计算Setup Margin = Min Clock Etch Delay – Max Data Etch Delay – Max Delay Skew – Setup TimeHold Margin = Min Data Etch Delay – Max Clock Etch Delay + Min Delay Skew + Data Rate – Hold Time下面解释以上公式中各参数的意义：Etch Delay：与常说的飞行时 ...
电路分析基础电路分析基础Fundamentals of Electric CircuitsFundamentals of Electric Circuits多媒体教学课件多媒体教学课件北京理工大学北京理工大学Beijing Institute of TechnologyBeijing Institute of Technology
目录•第一章集总电路中电压、电流的约束关系•第二章运用独立电流、电压变量的分析方法 ...
