EZ-USB FX系列单片机USB外围设备设计与应用:PART 1 USB的基本概念第1章 USB的基本特性1.1 USB简介21.2 USB的发展历程31.2.1 USB 1.131.2.2 USB 2.041.2.3 USB与IEEE 1394的比较41.3 USB基本架构与总线架构61.4 USB的总线结构81.5 USB数据流的模式与管线的概念91.6 USB硬件规范101.6.1 USB的硬件特性111.6.2 USB接口的电气特 ...
/dl/31136.html
标签： EZ-USB USB 单片机 外围设备
上传时间： 2013-11-21
上传用户：努力努力再努力
含原理图+电路图+程序的波形发生器:在工作中，我们常常会用到波形发生器，它是使用频度很高的电子仪器。现在的波形发生器都采用单片机来构成。单片机波形发生器是以单片机核心，配相应的外围电路和功能软件，能实现各种波形发生的应用系统，它由硬件部分和软件部分组成，硬件是系统的基础，软件则是在硬件的基础上，对其合 ...
/dl/31306.html
标签： 波形发生器 原理图 电路图 源程序
上传时间： 2013-11-08
上传用户：685
用单片机AT89C51改造普通双桶洗衣机：AT89C2051作为AT89C51的简化版虽然去掉了P0、P2等端口，使I/O口减少了，但是却增加了一个电压比较器，因此其功能在某些方面反而有所增强，如能用来处理模拟量、进行简单的模数转换等。本文利用这一功能设计了一个数字电容表，可测量容量小于2微法的电容器的容量，采用3位半数字显示，最 ...
/dl/31312.html
标签： 89C C51 AT 89
上传时间： 2013-12-31
上传用户：ming529
《现代微机原理与接口技术》实验指导书 TPC-H实验台C语言版 1.实验台结构1）I / O 地址译码电路如上图1所示地址空间280H～2BFH共分8条译码输出线：Y0～Y7 其地址分别是280H～287H、288H～28FH、290H～297H、298H～29FH、2A0H～2A7H、2A8H～2AFH、2B0H～2B7H、2B8H～2BFH，8根译码输出线在实验台I/O地址处分别由自锁紧插孔引 ...
/dl/31420.html
标签： TPC-H 实验指导书 C语言 实验台
上传时间： 2013-11-22
上传用户：sssnaxie
本文介绍使用AT89C2051 制作的一种发音电路, 各种声音通过编程实现, 灵活方便。原理图如图1 所示。图1 发音电路原理该电路利用方波谐波成份丰富的特点,编程采用计时器延迟法发音, 即每个音的半周期计时中断一次, 而使输出P110 (或其他IöO 口) 反相, 重复执行产生某种频率的信号。例如: 中音DO 的频率为523Hz, 其周期 ...
/dl/31536.html
标签： 用单片机 发音 电路
上传时间： 2013-10-11
上传用户：Altman
本文将接续介绍电源与功率电路基板，以及数字电路基板导线设计。宽带与高频电路基板导线设计a.输入阻抗1MHz，平滑性(flatness)50MHz 的OP增幅器电路基板图26 是由FET 输入的高速OP 增幅器OPA656 构成的高输入阻抗OP 增幅电路，它的gain取决于R1、R2，本电路图的电路定数为2 倍。此外为改善平滑性特别追加设置可以加大噪讯ga ...
/dl/40423.html
标签： PCB
上传时间： 2013-11-09
上传用户：z754970244
5 ledblink -- 跑马灯程序 该项目在SDT2.51下编译调试。最简单的demo程序，运行后3个发光二极管轮流点亮。 6 timerint -- 定时器中断demo程序 该项目在SDT2.51下编译调试。将子目录timerint拷贝到c:\ 下。 该demo程序的主程序是while空循环，定时器中断服务程序每500ms将3个LED反相。 在57600超级终端里也可以看到中断发 ...
/dl/148870.html
标签： ledblink 2.51 demo SDT
上传时间： 2015-05-05
上传用户：aix008
ollydbg完全教程。OllyDbg 是一种具有可视化界面的 32 位汇编-分析调试器。它的特别之处在于可以在没有源代码时解决问题，并且可以处理其它编译器无法解决的难题。 一，什么是 OllyDbg？ 二，一般原理［General principles］ 三，反汇编器［Disassembler］ 四，分析器［Analysis］ 五，Object扫描器［Object scanner］ 六， ...
/dl/241561.html
标签： ollydbg OllyDbg 32 教程
上传时间： 2016-01-02
上传用户：xhz1993
数字锁相环实现源码，有很大的参考价值。 由 鉴相器 模K加减计数器 脉冲加减电路 同步建立侦察电路 模N分频器 构成.
/dl/248679.html
标签： 数字锁相环 源码
上传时间： 2014-01-04
上传用户：zq70996813
基于FPGA设计数字锁相环，提出了一种由微分超前/滞后型检相器构成数字锁相环的Verilog-HDL建模方案
/dl/311515.html
标签： FPGA 数字锁相环
上传时间： 2013-12-25
上传用户：dyctj
虫虫下载站 半导体技术网 电子研发网 源码地带 电源技术网 单片机技术网 医疗电子技术 嵌入式系统与单片机
