在处理器设计中的部分关键单元的专利，从美国专利局下载的。
/dl/218230.html
标签： 处理器 分
上传时间： 2015-11-06
上传用户：teddysha
第4章 应用系统设计 4.1 系统设计概述 4.2 ARM920T简介 4.3 S3C2410X处理器详解 4.4 单元电路设计 4.5 存储器系统设计 4.6 JTAG调试接口设计 4.7 综合训练之通过JTAG访问外设
/dl/235870.html
标签： S3C2410X 920T JTAG 4.1
上传时间： 2013-12-22
上传用户：redmoons
第一章 递归算法 第二章 集合和记录 第三章 Turbo Pascal文件 第四章 指针变量及线性链表 第五章 单元及面向对象的程序设计简介 第六章 树、图 第七章 分治算法 第八章 回溯算法 第九章 分支定界 第十章 动态规划 第十一章 搜索算法初步 第十二章 全国奥赛题选解 ...
/dl/242646.html
标签： Pascal Turbo 算法 递归
上传时间： 2016-01-05
上传用户：zhouli
基 于 低 压 电 力 载 波 的 智 能 电 表 的 设 计 针对目前的国情以及智能化住宅小区对电能计量系统的要求 介绍了一种基于低压电力线载波通信 的智能电表的设计方案 该方案以微处理单元为核心 以低压电力线作为数据通信的媒介 实现了电表数据的自 动传送 该表计与数据集中器 后台管理系统一起构成的多功能低压电力载波远程 ...
/dl/259403.html
标签： 智能化 低压电力线 方案 处理单元
上传时间： 2016-02-14
上传用户：jcljkh
本文介绍了基于XCR3256的存储器的模块化设计,利用XCR3256做为主控单元实现了数据的采编存储重发技术.
/dl/259678.html
标签： 3256 XCR 存储器 主控
上传时间： 2013-12-09
上传用户：Divine
用多进程同步方法解决生产者-消费者问题 设计目的:通过研究Linux 的进程机制和信号量实现生产者消费者问题的并发控制. 说明:有界缓冲区内设有20个存储单元,放入/取出的数据项设定为1-20这20个整型数. 设计要求:(1)每个生产者和消费者对有界缓冲区进行操作后,即时显示有界缓冲区的全部内容,当前指针位置和生产者/消费者县城 ...
/dl/268846.html
标签： Linux 进程 20 机制
上传时间： 2016-03-09
上传用户：xiaohuanhuan
1. 课程设计的任务 本次课程设计的任务是实现一个算术逻辑运算单元，使之能够完成不带进位位算术、逻辑八位二进制数的运算。由具有扩展能力强，结构简单清晰，连线方便快捷的总线结构作为系统结构。系统测试采用在系统的每个总线上设置测试孔。采用闪存存储数据，系统可以通过监测模块来修改和控制微程序的运行。 采用若干 ...
/dl/277155.html
标签： 算术逻辑运算
上传时间： 2014-01-12
上传用户：123456wh
并行处理器计算单元数据通路设计源代码，可简单实现算术单元的基本运算，调试通过。
/dl/281174.html
标签： 并行 处理器 计算单元 数据通路
上传时间： 2014-07-13
上传用户：R50974
PPP协议包,PPP是为在同等单元之间传输数据包这样的简单的链路而设计的。这种链路提供全双工操作，并按照顺序传递数据包。（人们）有意让PPP为基于各种主机、网桥和路由器的简单连接提供一种共通的解决方案。
/dl/302369.html
标签： PPP 链路 协议 传输
上传时间： 2016-05-31
上传用户：qwe1234
分频器是FPGA设计中使用频率非常高的基本单元之一。尽管目前在大部分设计中还广泛使用集成锁相环(如altera的PLL，Xilinx的DLL)来进行时钟的分频、倍频以及相移设计，但是，对于时钟要求不太严格的设计，通过自主设计进行时钟分频的实现方法仍然非常流行。首先这种方法可以节省锁相环资源，再者，这种方式只消耗不多的逻辑单 ...
/dl/308242.html
标签： altera FPGA PLL 分频器
上传时间： 2016-06-14
上传用户：wpwpwlxwlx
虫虫下载站 半导体技术网 电子研发网 源码地带 电源技术网 单片机技术网 医疗电子技术 嵌入式系统与单片机
