主时钟为15.36MHz的带选通的8位输出分频器，可得到100Hz,120Hz,1kHz,10kHz的频率
/dl/372294.html
标签： 15.36 MHz 主时钟 8位
上传时间： 2016-11-28
上传用户：lizhen9880
该模块为分频器，将1KHZ的时钟频率分频成每分钟一次的时钟频率 事实上，该源码可以实现任意整数的分频，主要让N的值设置好相应的数字
/dl/375233.html
标签： 模块 分频器
上传时间： 2013-12-30
上传用户：xlcky
利用VHDL语言描述的5分频器（改变程序中m1,m2值，可作为任意奇数分频器）
/dl/376742.html
标签： VHDL 语言 分频器 改变
上传时间： 2013-12-23
上传用户：稀世之宝039
任意小数分频器产生原理，及详细说明文档，任意数分频(包括奇偶数和小数)的设计方法(含VHDL例子)
/dl/381626.html
标签： 小数分频器
上传时间： 2013-12-11
上传用户：daoxiang126
利用数控分频器设计硬件电子琴.硬件电子琴电路模块设计
/dl/385303.html
标签： 硬件 电子琴 数控 分频器
上传时间： 2013-11-28
上传用户：Shaikh
数控分频器的设计 数控分频器的功能就是当在输入端给定不同输入数据时，将对输入的时钟信号有不同的分频比，例3的数控分频器就是用计数值可并行预置的加法计数器设计完成的，方法是将计数溢出位与预置数加载输入信号相接即可。 ...
/dl/389644.html
标签： 数控 分频器 数据 输入端
上传用户：黑漆漆
半整数分频器的设计 请不要上传有版权争议的内容和木马病毒代码
/dl/390510.html
标签： 整数 分频器 代码 木马
上传时间： 2014-08-16
上传用户：trepb001
这是我在ISP编程实验中独立编写的一个采用行为描述方式实现的分频器，通过两个并行进程对输入信号CLK进行8分频，占空比为1:7
/dl/394011.html
标签： ISP 编程实验 独立 方式
上传时间： 2017-01-19
上传用户：xiaohuanhuan
数字电子课程设计报告,题目一:三态逻辑电平测试器电路的设计 题目二:分压式工作点稳定电路Multisim仿真 内附详细的设计原理及原理图
/dl/395462.html
标签： Multisim 数字 报告 三态
上传时间： 2013-11-26
上传用户：CHINA526
绍 了一 种基 于 单 片机借 助 CAN总 线技 术设 计 的分 布 式 区域 交通信 号 灯 智能控 制 系统 。 系统 采 用 AT89C51作 为核 心控 制 器 ，红 外 接 收 器接 收 来 自发 射 器 的红 外信 号 ，经 解调 后 输入 单 片机进 行 处理 ，单 片机 与 CAN 总 线控 制 器构 成 CAN 总线通信 系统进行数据传输 ，实现了根据车 ...
/dl/396745.html
标签： CAN 89C C51
上传时间： 2017-01-26
上传用户：hjshhyy
虫虫下载站 半导体技术网 电子研发网 源码地带 电源技术网 单片机技术网 医疗电子技术 嵌入式系统与单片机
