分频电路，大家互相学习，给给意见
/dl/507127.html
标签： 分频电路
上传时间： 2015-06-03
上传用户：lzylzylzy
分频
/dl/20708.html
标签： 分频电路 文档
上传时间： 2014-12-23
上传用户：redherr
熟悉分频电路的逻辑功能，并用硬件描述语言实现其设计。并利用已经实现的 VHDL 模块文件，采用原理图方法，实现 0-F 计数自动循环显示，频率 10Hz。 此文件中含有试验分析报告和详细的VHDL模块文件及原理图。
/dl/513473.html
标签： Quartus 分频器
上传时间： 2016-11-27
上传用户：我是李明澄
半整数分频器电路的VHDL源程序，供大家学习和讨论。\r\n
/dl/18701.html
标签： VHDL 源程序 整数 分频器
上传时间： 2013-09-04
上传用户：fdfadfs
数字电路讲座:寄存器计数器分频器
/dl/20906.html
标签： 数字电路 寄存器 分频器 讲座
上传时间： 2013-10-27
上传用户：DXM35
带分频器的bcd计数电路设计，verilog源码
/dl/153387.html
标签： bcd 分频器 计数电路
上传时间： 2014-01-14
上传用户：s363994250
半整数分频器电路的VHDL源程序，供大家学习和讨论。
/dl/156127.html
标签： VHDL 整数 分频器 电路
上传时间： 2013-12-24
上传用户：gxf2016
DPLL由 鉴相器 模K加减计数器 脉冲加减电路 同步建立侦察电路 模N分频器 构成. 整个系统的中心频率(即signal_in和signal_out的码速率的2倍) 为clk/8/N. 模K加减计数器的K值决定DPLL的精度和同步建立时间,K越大,则同步建立时间长,同步精度高.反之则短,低. ...
/dl/248673.html
标签： signal_out signal_in DPLL 模
上传时间： 2013-12-26
上传用户：希酱大魔王
有实验结果,用MOSIN6编写的,是Verilog HDL语言实现的. 练习三 利用条件语句实现计数分频时序电路 实验目的： 1. 掌握条件语句在简单时序模块设计中的使用； 2. 学习在Verilog模块中应用计数器； 3. 学习测试模块的编写、综合和不同层次的仿真。 练习四 阻塞赋值与非阻塞赋值的区别 实验目的： 1． 通过实验，掌握阻塞赋值与 ...
/dl/368561.html
标签： Verilog MOSIN6 HDL Ver
上传时间： 2016-11-19
上传用户：mhp0114
利用数控分频器设计硬件电子琴.硬件电子琴电路模块设计
/dl/385303.html
标签： 硬件 电子琴 数控 分频器
上传时间： 2013-11-28
上传用户：Shaikh
虫虫下载站 半导体技术网 电子研发网 源码地带 电源技术网 单片机技术网 医疗电子技术 嵌入式系统与单片机
