verilog描述 23：59：59-00：00：00自减计时器 按set键，进入设置，依次是反向计时，小时，分钟，秒设置，然后有进入反向计时， 在方向计时状态，按timmer键，进入计时，在计时状态，按timmer可以暂停和计时切换， 暂停状态，按ADJ,直接清零，设置状态按timmer键或是60秒无外部输入信号，退出设置状态 ...
/dl/302123.html
标签： verilog set 59 00
上传时间： 2013-12-17
上传用户：坏坏的华仔
Quartus2实现的四位进制并行加法器 用VHDL语言实现
/dl/302206.html
标签： Quartus2 VHDL 进制 并行
上传时间： 2016-05-30
上传用户：yzhl1988
简单的加法器，让我们熟悉MFC环境下，对话框的编程，能让我们深入的了解开发的一般步骤
/dl/304255.html
标签： 加法器
上传时间： 2016-06-04
上传用户：ve3344
复数之间的加减乘除运算（Java） 复数之间的运算-分为实部和实部间运算，虚部和虚部间运算。
/dl/305796.html
标签： Java 运算 减 分
上传时间： 2014-10-30
上传用户：daoxiang126
定点除法器程序，分为被除数大于除数和除数大于被除数两种情况
/dl/306329.html
标签： 定点 除法器 程序
上传时间： 2016-06-09
上传用户：wweqas
双人抢答器的程序,可以加分减分等,还可以用指示灯表示开始抢答和抢答结束
/dl/307060.html
标签： 分 抢答 抢答器 减
上传时间： 2016-06-11
上传用户：zhangliming420
一个计算器软件： 功能要求：必须实现加、减、乘、除、开根号、取余数等运算，要能支持连续运算
/dl/307987.html
标签： 计算器 减 软件 运算
上传时间： 2016-06-14
上传用户：时代电子小智
在MAX+PLUS II环境下用VHDL编写的加法器
/dl/308287.html
标签： PLUS VHDL MAX 环境
上传用户：zhangzhenyu
16位快速加法器verilong实现，很值得一看~
/dl/308689.html
标签： verilong 加法器
上传时间： 2014-01-01
上传用户：zhouli
该matlab代码描述了谱减的语音增强算法
/dl/309000.html
标签： matlab 代码 减 语音增强
上传时间： 2014-01-05
上传用户：silenthink
虫虫下载站 半导体技术网 电子研发网 源码地带 电源技术网 单片机技术网 医疗电子技术 嵌入式系统与单片机
