介绍用FPGA设计实现MIL-STD1553B部接口中的曼彻斯特码编解码器
/dl/18472.html
标签： MIL-STD FPGA 1553 设计实现
上传时间： 2013-08-30
上传用户：Amygdala
用Verilog实现基于FPGA的通用分频器
/dl/18476.html
标签： Verilog FPGA 分频器
上传用户：xingyuewubian
一种OFDM调制解调器的FPGA实现基于现代OFDM的书籍比较少
/dl/18492.html
标签： OFDM FPGA 调制解调器 书籍
上传用户：yzy6007
8051工作于11.0592MHZ,RAM扩展为128KB的628128,FlashRom扩展为128KB的AT29C010A\r\n 128KB的RAM分成4个区(Bank) 地址分配为0x0000-0x7FFF\r\n 128KB的FlashRom分成8个区(Bank) 地址分配为0x8000-0xBFFF\r\n 为了使8051能访问整个128KB的RAM空间和128KB的FlashRom空间,在CPLD内建两个寄存器\r\n RamBankReg和FlashRomBankRe ...
/dl/18497.html
标签： 128 FlashRom 8051 KB
上传用户：cainaifa
分频器 FPGＡ程序设计 二分频 对硬件设计有很大用处\r\n
/dl/18501.html
标签： FPG 分频器 二分频 程序设计
上传时间： 2013-08-31
上传用户：lhc9102
本文：采用了FPGA方法来模拟高动态(Global Position System GPS)信号源中的C／A码产生器。C／A码在GPS中实现分址、卫星信号粗捕和精码(P码)引导捕获起着重要的作用，通过硬件描述语言VERILOG在ISE中实现电路生成，采用MODELSIM、SYNPLIFY工具分别进行仿真和综合。 ...
/dl/18520.html
标签： FPGA GPS 模拟 动态
上传用户：pwcsoft
基于fpga的JPEG编解码器设计，采用流水线优化解决时间并行性问题，提高DCT/IDCT模块的运行速度。
/dl/18546.html
标签： fpga JPEG 编解码器
上传用户：taa123456
用CPLD控制曼彻斯特编解码器，很详细的文字说明。
/dl/18569.html
标签： CPLD 控制 曼彻斯特 编解码器
上传时间： 2013-09-01
上传用户：xiaodu1124
摘要本文介绍了一种用CPLD设计GPS数字通道相关器中C／A码产生嚣的方法，详细分析了设计原理并给出了相应的仿真结果．这种设计方法已在我们研制的GPS，GLONASS兼容机中得到实际应用。
/dl/18587.html
标签： CPLD GPS 数字
上传用户：wangdean1101
dsp下载器cpld程序\r\n感兴趣的朋友可以下来
/dl/18606.html
标签： cpld dsp 下载器 程序
上传时间： 2013-09-02
上传用户：tedo811
虫虫下载站 半导体技术网 电子研发网 源码地带 电源技术网 单片机技术网 医疗电子技术 嵌入式系统与单片机
