HDB3(High Density Bipolar三阶高密度双极性)码是在AMI码的基础上改进的一种双极性归零码，它除具有AMI码功率谱中无直流分量，可进行差错自检等优点外，还克服了AMI码当信息中出现连“0”码时定时提取困难的缺点，而且HDB3码频谱能量主要集中在基波频率以下，占用频带较窄，是ITU-TG.703推荐的PCM基群、二次群和 ...
/dl/39355.html
标签： HDB3 编解码器
上传时间： 2013-11-01
上传用户：lindor
VHDL程序，使用锁相法实现位同步的算法，并可以对算法进行仿真
/dl/210918.html
标签： VHDL 程序
上传时间： 2013-12-11
上传用户：123456wh
数字通信系统的设计及其性能和所传输的数字信号的统计特性有关。所谓 加扰技术，就是不增加多余度而扰乱信号，改变数字信号的统计特性，使其近 似于白噪声统计特性的一种技术。这种技术的基础是建立在反馈移位寄存器序 列（伪随机序列）理论之上的。解扰是加扰的逆过程，恢复原始的数字信号。 如果数字信号具有周期性，则信 ...
/dl/215310.html
标签： 数字通信系统 性能 传输 数字信号
上传时间： 2014-01-23
上传用户：star_in_rain
基于VHDL语言的HDB3码编译码器的设计 HDB3 码的全称是三阶高密度双极性码，它是数字基带传输中的一种重要码型，具有频谱中无直流分量、能量集中、提取位同步信息方便等优点。HDB3 码是在AMI码(极性交替转换码)的基础上发展起来的，解决了AMI码在连0码过多时同步提取困难的问题 ...
/dl/236691.html
标签： HDB3 VHDL 语言 编译码器
上传时间： 2015-12-21
上传用户：jeffery
dpll的verilog代码，完成数字锁相。用于时钟对准，位同步。
/dl/460845.html
标签： verilog dpll 代码
上传时间： 2017-07-04
上传用户：lanjisu111
FPGAcpld结构分析 pga的EDA设计方法 fpga中的微程序设计 复杂可编程逻辑器件cpld专题讲座(Ⅴ)──cpld的应用和实现数字逻 一种使用fpga设计的DRAM控制器 用cpld器件实现24位同步计数器的设计
/dl/467714.html
标签： cpld fpga FPGAcpld DRAM
上传时间： 2017-07-20
上传用户：ikemada
wcdma里面扩频所需的0号扰码源文件，并产生S行曲线，实现超前滞后门位同步
/dl/471272.html
标签： wcdma 扩频
上传时间： 2014-01-01
上传用户：源码3
2016年浙江省电子大赛F题 位同步时钟提取电路
/dl/512536.html
标签： 2016 电子大赛
上传时间： 2016-07-26
上传用户：alia
一般的通信中，硬件抗干扰措施只能尽量减小误码的概率，而不可能绝对消除误码，对于一般个别位的误码，采取适当的辅助措施后，可以不影响实用。然而，如果一次性的干扰使得通信进入不正常状态而无法恢复，那就是严重的问题，不得不特别对待。在普通单片机的同步串行通信中，从机一方完全依靠主机提供的位同步时钟来工作，没 ...
/dl/837098.html
标签： avr 单片机 spi 通信 抗干扰
上传时间： 2022-06-27
上传用户：jimmy950583
一种常用的同步ram芯片,16位8M. 使用该芯片和主控芯片搭成系统, 可以成为系统的文件系统
/dl/179465.html
标签： ram 芯片 16
上传时间： 2013-12-21
上传用户：zwei41
虫虫下载站 半导体技术网 电子研发网 源码地带 电源技术网 单片机技术网 医疗电子技术 嵌入式系统与单片机
