module cnt2(clk,q); input clk; output[1:0] q; reg[1:0] q; initial begin q=0;end always@(clk) begin if(q==3)q=0; else q=q+1; end endmodule
虫虫下载站 半导体技术网 电子研发网 源码地带 电源技术网 单片机技术网 医疗电子技术 嵌入式系统与单片机
