源码地带 > 电路图 > 电子资料下载 > VHDL/FPGA/Verilog >FPGA的集成开发环境ISE中课仿真的Verilog代码集锦 > 查看压缩包源码

FPGA的集成开发环境ISE中课仿真的Verilog代码集锦

源代码在线查看： parity_check.v.bak

软件大小：	35 K
上传用户：	jiangleip531
关键词：	Verilog FPGA ISE 集成开发环境
下载地址：	免注册下载普通下载


相关代码
parity_check.v.bak parity_check.v.bak parity_check.v parity_check.v user_logic.v.bak lcd1602_dirver.v.bak lcd_clk.v.bak tests.v.bak

				module Parity_Check;				reg [0:7] a;								reg s;				initial begin				 a=8'b11000111;				 end				function Parity;				    input [0:7] Set;				    //output Parity;				    //reg Parity;				    reg[0:2] Ret;				    integer j;				    				    begin				       Ret=0;				       for(j=0;j				         if(Set[j]==1)				         Ret=Ret+1;  				       end 				      Parity=Ret%2;				    end				endfunction								initial begin				   Parity(a,s);				   $display("a=%b,s=%b",a,s);				end  				endmodule


相关资源
FPGA的集成开发环境ISE中课仿真的Verilog代码集锦 FPGA/CPLD集成开发环境ISE的使用详解示例代码1 FPGA/CPLD集成开发环境ise的使用详解示例代码7 FPGA/CPLD集成开发环境ise的使用详解示例代码8 FPGA/CPLD集成开发环境ise的使用详解示例代码9 FPGA/CPLD集成开发环境ise的使用详解示例代码10 FPGA/CPLD集成开发环境ise的使用详解示例代码 FPGA/CPLD集成开发环境ISE使用详解实例－2

FPGA的集成开发环境ISE中课仿真的Verilog代码集锦

源代码在线查看： parity_check.v.bak

相关代码

相关资源

友情链接