源码地带 > 电路图 > 电子资料下载 > VHDL/FPGA/Verilog >该文档是基于QUARTUS2_6.0的Verilog试验例程 > 查看压缩包源码

该文档是基于QUARTUS2_6.0的Verilog试验例程

源代码在线查看： add.map.summary

软件大小：	3948 K
上传用户：	zln12345
关键词：	QUARTUS Verilog 6.0 文档
下载地址：	免注册下载普通下载


相关代码
add.map.summary add.map.summary add.map.summary add.map.summary add.map.summary add.map.summary add.map.summary add.map.summary

				Analysis & Synthesis Status : Successful - Sun Nov 11 10:06:18 2007
				Quartus II Version : 6.0 Build 202 06/20/2006 SP 1 SJ Full Version
				Revision Name : add
				Top-level Entity Name : add
				Family : Cyclone
				Total logic elements : 2
				Total pins : 4
				Total virtual pins : 0
				Total memory bits : 0
				Total PLLs : 0


相关资源
该文档是基于QUARTUS2_6.0的Verilog试验例程该文档是基于J2EE的企业竞争情报软件开发的调研报告该文档是基于ARM开发板S3C2440A的32位CMOS微控制器的用户使用手册。该文档是PCI-x协议的规范说明该文档是关于J2EE技术的英文资料,适用于论文翻译该文档是有关利用XINLIX的FPGA如何实现FIFO的生成及如何应用的文章。该文档是基于LS算法得FIR自适应滤波器设计文档 java开发项目编码及开发规范。该文档是针对软件研发的软件开发规范

该文档是基于QUARTUS2_6.0的Verilog试验例程

源代码在线查看： add.map.summary

相关代码

相关资源

友情链接