Core_PWM,verilog语言编写

源代码在线查看： control.tlg


相关代码
control.tlg control.tlg control.tlg control.c image.control.menu control.java control.java control.java

				Selecting top level module control
				@N: CG364 :"C:\Actelprj\PWM\hdl\PWM_contr.v":2:7:2:13|Synthesizing module control


相关资源
Core_PWM,verilog语言编写 Core_PWM,verilog语言编写用Verilog语言编写的FPGA控制PWM的程序使用Verilog语言编写的数字钟程序.有慢校时,快校时,闹钟等功能. 用verilog语言编写的全数字锁相环的源代码,基于fpga平台一个关于声音处理的Verilog语言编写的解码芯片这是用Verilog语言编写AV型LCD屏的驱动程序CPLD上运行并调试成功的。可用作数字到模拟LCD转换用verilog语言编写的看门狗模块modulewdt