源码地带 > 电路图 > 电子资料下载 > VHDL/FPGA/Verilog >《设计与验证Verilog HDL》光盘内容 > 查看压缩包源码

《设计与验证Verilog HDL》光盘内容

源代码在线查看： complex_bibus.plg

软件大小：	998 K
上传用户：	gqingwei
关键词：	Verilog HDL 光盘
下载地址：	免注册下载普通下载


相关代码
complex_bibus.plg complex_bibus.plg complex_bibus.plg complex_bibus.plg complex_bibus.plg complex_bibus2.plg cc1100demo.plg.svn-work cc1100demo.plg.svn-work

				@P:  Part : EP2C5QC208-6
				@P:  Worst Slack : NA
				@P: complex_bibus Part : ep2c5qc208-6
				@P: complex_bibus I/O ATOMs : 21
				@P: complex_bibus DSP Blocks : 0 (0 nine bit DSP elements)


相关资源
《设计与验证Verilog HDL》光盘内容 Design and Test_Verilog HDL——EDA先锋工作室《设计与验证—Verilog HDL》配书源代码人民邮电出版社<<设计与验证verilog hdl >>一书的配套光盘,包含书上所有原代码,特别是状态机部分,值得学习设计与验证verilog hdl 设计与验证Verilog HDL（吴继华）《设计与验证VerilogHDL》源码实例和 Verilog规范《FPGA数字电子系统设计与开发实例导航》的配套光盘《FPGA数字电子系统设计与开发实例导航》的配套光盘

《设计与验证Verilog HDL》光盘内容

源代码在线查看： complex_bibus.plg

相关代码

相关资源

友情链接