《设计与验证Verilog HDL》光盘内容

源代码在线查看： latch_mult_if.plg


相关代码
latch_mult_if.plg latch_mult_if.plg latch_mult_if.plg latch_mult_if.plg latch_mult_if.plg latch_mult_if.plg cc1100demo.plg.svn-work cc1100demo.plg.svn-work

				@P:  Worst Slack : NA


相关资源
《设计与验证Verilog HDL》光盘内容 Design and Test_Verilog HDL——EDA先锋工作室《设计与验证—Verilog HDL》配书源代码人民邮电出版社<<设计与验证verilog hdl >>一书的配套光盘,包含书上所有原代码,特别是状态机部分,值得学习设计与验证verilog hdl 设计与验证Verilog HDL（吴继华）《设计与验证VerilogHDL》源码实例和 Verilog规范《FPGA数字电子系统设计与开发实例导航》的配套光盘《FPGA数字电子系统设计与开发实例导航》的配套光盘