实现简单十六位加法器及测试程序的verilog代码

源代码在线查看： add.v


相关代码
复件 add.v add.v add.v add.v add.v add.v add.v add.v

				module add(A,B,Cin,Sum);
					input [15:0] A,B;
					input  Cin;
					output [15:0] Sum;
					assign {Cin,Sum}=A+B;
				endmodule


相关资源
实现简单十六位加法器及测试程序的verilog代码实现十六位加法器基于CPLD/FPGA的十六位乘法器的VHDL实现四位加法器凌阳十六位单片机原理及应用 8位超前进位加法器就是使各位的进位直接由加数和被加数来决定 XmlHelper子文件夹：XML Helper类库及测试程序的所有源代码及可执行文件。 ds1302的接口电路及应用程序的详细代码.