vhdl 交通灯 发觉 发酒疯机关炮高风亮节

				
				
				
				基于FPGA的交通灯控制器实现 - 基于VHDL的交通灯控制器设计-中国电子行业门户网
				
				
				
				
				
				
				
				
				
				
				基于FPGA的交通灯控制器实现
				
				
				
				
				
				
				文章搜索：
				  
				
				
				
				
				
				
				
				
				关于我们-产品信息-商业信息-相关新闻-马上订购-联系信息
				
				
				
				
				
				
				
				
				
				
				
				基于VHDL的交通灯控制器设计-中国电子行业门户网基于VHDL的交通灯控制器设计 2007年4月17日 15:40 【 内容摘要 】 传统的交通灯控制器多数由单片机或PLC实现,本文介绍基于EDA技术设计交通灯控制器的一种方案。快速实现基于FPGA的脉动FIR滤波器 (2007-7-17 16:http://www.chinaecnet.com/Newsview_zy.asp?id=49621使用Verilog实现基于FPGA的SDRAM控制器--www.wantso.com提出了一种基于FPGA的SDRAM控制器的设计方法,使用该方法实现的控制器可非常方便地对SDRAM进行控制。基于FPGA的PCI总线 多功能数字钟 上拉下拉原理 用状态机设计的交通灯控制 PCI接口扩展卡的快速开 交通灯控制器http://www.icwin.net/ShowArtitle.ASP?art_id=7735&cat_id=30											            摘要:传统交通灯控制器多数由单片机或PLC实现。本论文介绍一种用FPGA实现交通灯控制器的设计方法。关键词:FPGA; VHDL; MAXPLUSll; 交通灯控制器
				1 引言    可编程器件的广泛应用，为数字系统的设计带来了极大的灵活性。由于可编程器件可以通过软件编程对硬件的结构和工作方式进行重构，使得硬件的设计可以如同软件设计那样快捷方便。由于高速发展的FPGA/CPLD兼有串、并行工作方式和高速、高可靠性的特点，在电子系统设计中得到了广泛应用。通常使用硬件描述语言（Hardware DescriPtion Lan－guage，HDL）进行数字电子系统设计。目前应用广泛的硬件描述语言有：VHDL语言， Verilog HDL语言，AHDL语言。VHDL语言由于具有强大的行为描述能力和丰富的仿真语句从而成为系统设计领域最佳的硬件描述语言。
				     鉴于如上所述，本系统使用VHDL语言进行设计，采用自上向下的设计方法。目标器件选用FPGA器件。
				2 设计要求有一条主干道和一条支干道的汇合点形成十字交叉路口，主干道为东西向，支干道为南北向。为确保车辆安全，迅速地通行，在交叉道口的每个入口处设置了红，绿，黄3色信号灯。要求：（1）主干道绿灯亮时，支干道红灯亮，反之亦然，两者交替允许通行，主干道每次放行35s，支干道每次放行25s。每次由绿灯变为红灯的过程中，亮光的黄灯作为过渡。（2）能实现正常的倒计时显示功能。（3）能实现总体清零功能：计数器由初始状态开始计数，对应状态的指示灯亮。（4）能实现特殊状态的功能显示：进入特殊状态时，东西、南北路口均显示红灯状态。3 设计思路交通灯控制器原理框图如图1所示，包括置数模块、计数模块、主控制器模块和译码器模块。置数模块将交通灯的点亮时间预置到置数电路中，计数模块以秒为单位倒计时，当计数值减为零时，主控电路改变输出状态，电路进入下一个状态的倒计时。其中，核心部分是主控制模块。
				 （1）控制器模块设计依设计要求，可画出交通灯点亮规律的状态转换表，如表1所示。根据状态图进行主控制器的设计。主控制器的输入信号为S（特殊状态），T（计时时间到信号），CLK，CLR；主控制器的输出AR（主干道红灯亮），AG（主干道绿灯亮），AY（主干道黄灯亮），BR（支干道红灯亮），BG（支干道绿灯亮），BY（主干道黄灯亮）分别控制主干道，支干道的3个信号灯；LD控制计数器的启动。COUT[1..0]控制置数模块选择待置数据。此模块用VHDL语言进行设计。结构体中包含3个进程，第1个进程描述时序逻辑，第2与第3个进程描述组合逻辑。第1个进程与第2个进程一起实现状态的转换，第3个进程由状态的输出确定输出信号的值。（2）置数模块，计数模块，译码模块由于系统要进行35s，5s，25s 3种定时，所以本系统采用一个置数模块由主控模块输出的信号控制定时时间的选择。定时计数器采用倒序计时的方式，由主控模块输出的信号控制定时的开始，定时时间结束时输出定时时间结束信号到主控模块，通过主控模块控制交通灯的开、闭。  译码模块把计数器输出的信号CLOW[3..0],CHIGH[3..0]分别进行译码，输出译码信号CLOW[6..0]。CHIGN[6..0]分别与数码管相连，由数码管显示当前计数值。（3）顶层原理图及其仿真结果本系统分模块由VHDL语言编程实现，总系统则采用原理图实现，各分模块相连组成交通灯控制系统。顶层原理图如图2所示。    在MAXPLUSII中进行仿真，系统仿真结果见图3。
				    由仿真结果分析：主干道黄灯亮，支干道红灯亮，计数器从5s倒计数，计到零，主干道红灯亮，支干道绿灯亮；计数器计时25s后，主干道保持红灯不变，支干道亮5s黄灯；主干道亮绿灯，支干道亮红灯，计时35s可见本系统实现了交通灯控制器的设计要求。
				4 结束语由以上设计可见，用FPGA进行数字系统的设计灵活方便，周期短。由于MAXPLUSII具有强大的仿真功能，从而可以在进行硬件电路的安装调试前发现设计不当之处并进行修改。正是由于这些优点，这一设计方式得到了广泛的应用。
				参考文献[1]潘松，王国栋．VHDL使用教程．电子科技出版社，2002．[2]王志华，邓仰东．数字集成系统的结构化设计与高层次综合．清华大学出版社，2001．(410082  长沙湖南大学电气与信息工程学院)杨贵  郑善贤								            
				前一篇文章：基于嵌入式系统下的COD监测仪的研究与开发后一篇文章：基于DSP的高速数据采集与处理系统
				
				
				
				
				
				
				谁来关注IT人的身家性命?“死亡之海”惊现罕见传世古铜观音佛像建女书园、办培训班、编写教材 江永女书后继有人《大唐风云》全服猪猪总动购买基金防“套牢”的应对之策
				中国清代样式雷建筑图档申报2005年世界记忆遗产全国首届旅游法学术研讨会召开李开复一个人的谷歌噶仙洞、相思谷——草原鲜卑人的远古传奇基于uPSD3200的人机对话设计
				
				
				
						
				
				
				
				
				
				
				
				
				#If you have any other info about this  subject , Please add it free.#
				
				
				
				
				
				
				
				
				昵称:
				邮箱:
				电话:
				
				
				您的留言:
				
				
				
				
				
				如果您有关于 "基于FPGA的交通灯控制器实现" 方面的产品或者看法，敬请在此发布.
				
				
				
				
				
				
				
				
				home @ copyright 2007 all rights reserved.