这是Actel 的FPGA的译码器的VHDL源代码。

				@P:  Worst Slack : 7.321
				@P:  decoder_top|sysclk - Estimated Frequency : 373.3 MHz
				@P:  decoder_top|sysclk - Requested Frequency : 100.0 MHz
				@P:  decoder_top|sysclk - Estimated Period : 2.679
				@P:  decoder_top|sysclk - Requested Period : 10.000
				@P:  decoder_top|sysclk - Slack : 7.321
				@P:  Total Area : 18.0
				@P:  Total Area : 4.0
				@P:  Total Area : 14.0
				@P:  Total Area : 18.0
				@P:  CPU Time : 0h:00m:01s