一些很好的FPGA设计实例

				/* Quartus II Version 6.0 Build 178 04/27/2006 SJ Full Version */
				JedecChain;
					FileRevision(JESD32A);
					DefaultMfr(6E);
				
					P ActionCode(Cfg)
						Device PartName(EPM7160SL84) Path("") File("TOP.pof") MfrSpec(OpMask(1));
				
				ChainEnd;
				
				AlteraBegin;
					ChainType(JTAG);
				AlteraEnd;