AGC verilog实现

源代码在线查看： mymult_inst.v


相关代码
mymult_inst.v user_logic.v rcvr.v uart.v txmit.v wb_slave_behavioral.v eth_receivecontrol.v eth_crc.v

				mymult	mymult_inst (
					.clock ( clock_sig ),
					.dataa ( dataa_sig ),
					.datab ( datab_sig ),
					.result ( result_sig )
					);


相关资源
AGC verilog实现用Verilog实现的以太网接口使用Verilog实现基于FPGA的SDRAM控制器用verilog实现的串口收发数据程序 Verilog实现的DDS正弦信号发生器和测频测相模块用Verilog实现基于FPGA的通用分频器用Verilog实现8255芯片功能 verilog实现ALU的源代码