设计与验证verilog hdl

源代码在线查看: mux2.v

软件大小: 1828 K
上传用户: NJ_WK
关键词: verilog hdl
下载地址: 免注册下载 普通下载 VIP

相关代码

				module mux (en, a, b, mux_out);
				
				input        en;
				input        a, b;
				output       mux_out;
				
				wire mux_out;
				 assign mux_out = (en)? a : b;
				
				endmodule			

相关资源