源码地带 > 电路图 > 电子资料下载 > 集成开发环境 >NC-Verlog/NC-VHDL/NC-SIM 1.150 > 查看压缩包源码

NC-Verlog/NC-VHDL/NC-SIM 1.150

源代码在线查看： full_adder_2.v

软件大小：	203 K
上传用户：	wuegrcun
关键词：	NC-Verlog NC-VHDL NC-SIM 1.150
下载地址：	免注册下载普通下载


相关代码
full_adder_2.v full_adder_2.v full_adder_2.v full_adder_2.v full_adder_2.v full_adder_2.v full_adder_2.v full_adder_2.v

				`include "half_adder_1.v"				module full_adder(a,b,cin,out,carry);				input a,b,cin;				output carry,out;								half_adder m1 (a,b,out1,carry1);				half_adder m2 (cin,out1,out,carry2);				or         m3 (carry,carry1,carry2);								endmodule


相关资源
NC-Verlog/NC-VHDL/NC-SIM 1.150 NC-VERLOG/NC-VHDL/NC-SIM 1.150 44个vhdl实例注1：含有不可综合语句数字示波器的FPGA实现 VHDL编写 Quartus7.1测试通过目录第一章 VHDL文本输入设计方法 1.1 编辑输入并存盘VHDL原文件 1.2 将当前设计设定为工程 1.3 选择VHDL文本编译版本号和排错 1.4 时序仿真 1.5 硬件测试 1. 可编辑程逻辑及IC开发领域的EDA工具介绍可编辑程逻辑及IC开发领域的EDA工具介绍实现HDB3编码,使用VHDL语言

NC-Verlog/NC-VHDL/NC-SIM 1.150

源代码在线查看： full_adder_2.v

相关代码

相关资源

友情链接