一.基础理论
锁相环路（Phase Locked Loop）是一个闭环的相位控制系统，它的输出信号的相位能自动跟踪输入信号相位。系统框图如下：
当0，（1）与0：（1）相等时，两矢量以相同的角速度旋转，相对位置，即夹角维持不变，通常数值又较小，这就是环路的锁定状态。
从输入信号加到锁相环路的输入端开始，一直到环路达到锁定的全过程，称为捕获过程。设系统最初进入同步状态[2nrtto，e，.]的时间为1。。那么从1=1，的起始状态到达进入同步状态的全部过程就称为锁相环路的捕获过程。捕获过程所需的时间T，=1，-1，称为捕获时间。显然，捕获时间T，的大小不但与环路的参数有关，而且与起始状态有关。
对一定的环路来说，是否能通过捕获而进入同步完全取决于起始频差8.（4）-Ao。。若Ao，超过某一范围，环路就不能捕获了。这个范围的大小是锁相环路的一个重要性能指标，称为环路的捕获带Ao，。
资源简介：一.基础理论锁相环路（Phase Locked Loop）是一个闭环的相位控制系统，它的输出信号的相位能自动跟踪输入信号相位。系统框图如下：当0，（1）与0：（1）相等时，两矢量以相同的角速度旋转，相对位置，即夹角维持不变，通常数值又较小，这就是环路的锁定状态。...
上传时间： 2022-06-21
上传用户：ddk
资源简介：介绍了一种基于锁频锁相环(FPLL)的载波跟踪算法。频率跟踪模块可以适应较大动态范围的频率变化，基于软件的数控振荡器(NCO)模块可以达到极高的频率跟踪精度。由于有锁频环的频率牵引，锁相环路滤波器可以设计得很窄，具有很好的抑噪性能，满足精确跟踪载波相...
上传时间： 2014-01-23
上传用户：569342831
资源简介：pll 的64倍频 锁相环技术用 实现倍频 从而达到对频率的分频
上传时间： 2017-01-03
上传用户：yd19890720
资源简介：AT89C2051+MC44817锁相环电路CATV射频调制器汇编源代码。
上传时间： 2013-12-28
上传用户：15071087253
资源简介：ad9361射频和基带锁相环用户手册
上传时间： 2022-04-05
上传用户：trh505
资源简介：关于在FPGA或CPLD锁相环PLL原理与应用,介绍用FPGA的分频技术.
上传时间： 2016-05-12
上传用户：edisonfather
资源简介：分频器是FPGA设计中使用频率非常高的基本单元之一。尽管目前在大部分设计中还广泛使用集成锁相环(如altera的PLL，Xilinx的DLL)来进行时钟的分频、倍频以及相移设计，但是，对于时钟要求不太严格的设计，通过自主设计进行时钟分频的实现方法仍然非常流行。首先...
上传时间： 2016-06-14
上传用户：wpwpwlxwlx
资源简介：MB1504锁相环芯片的51单片机驱动程序,可以根据需要修改合适的分频值来完成频率合成配置.
上传时间： 2013-12-14
上传用户：skfreeman
资源简介：小数分频技术解决了锁相环频率合成器中的频率分辨率和转换时间的矛盾, 但是却引入了严重的相位噪声, 传统的相位补偿方法由于对Aö D 等数字器件的要求很高并具有滞后性实现难度较大。$2 调制器对噪声具有整形的功 能, 因而将多阶的$2 调制器用于小数分频...
上传时间： 2017-01-04
上传用户：498732662
资源简介：在VHDL下实现锁相环的源码和说明文档.通常用于分频或倍频时进行相位锁定.
上传时间： 2013-12-07
上传用户：hzy5825468
