文件是3线-8线译码器的VHDL语言实现,非常简单,仅供参考!!!
资源简介:文件是3线-8线译码器的VHDL语言实现,非常简单,仅供参考!!!
上传时间: 2020-05-06
上传用户:nathan1112
资源简介:本文为用vhdl语言编写的38译码器,为doc格式,请先复制到相应软件例如maxplus中再使用。
上传时间: 2013-12-21
上传用户:思琦琦
资源简介:使用Verilog硬件描述语言编程的38译码器,包含测试描述
上传时间: 2014-01-23
上传用户:cc1015285075
资源简介:有VHDL写的一个38译码器,并付仿真波形.
上传时间: 2014-01-25
上传用户:zhengzg
资源简介:基于quartus II软件 用verilog 语言描述的38译码器
上传时间: 2013-12-01
上传用户:wweqas
资源简介:38译码器的设计,使用vhdl设计译码器,可以下载到开发板上看结果
上传时间: 2013-12-17
上传用户:lnnn30
资源简介:循环纠错码译码器VHDL代码。通信方面FPGA设计基础代码。
上传时间: 2013-12-09
上传用户:xyipie
资源简介:伪随机序列码发生器及基带传输CMI码编、译码的VHDL语言实现
上传时间: 2014-01-18
上传用户:maizezhen
资源简介:程序提供了一种高效简单的38译码器的算法,非常实用
上传时间: 2016-11-14
上传用户:ainimao
资源简介:32位 2选1 选择器 VHDL语言程序
上传时间: 2017-01-29
上传用户:cazjing