基于vhdl语言数字钟

相 关 资 源

• 基于vhdl语言数字钟免费下载

  资源简介：基于vhdl的数字钟，可以清零，置数，闹钟功能

  标签： vhdl 语言 数字

  上传时间： 2017-07-26

  上传用户：781502119

• 基于vhdl的数字钟 有闹钟,秒表,时钟,日期等功能 秒表可以开始,暂停,清零, 时钟可以设置时间, 还可以设置日期免费下载

  资源简介：基于vhdl的数字钟 有闹钟,秒表,时钟,日期等功能 秒表可以开始,暂停,清零, 时钟可以设置时间, 还可以设置日期

  标签： vhdl 时钟 数字 闹钟

  上传时间： 2013-12-20

  上传用户：541657925

• 原创,基于VHDL的数字钟代码(各功能模块请自己完成)免费下载

  资源简介：原创,基于VHDL的数字钟代码(各功能模块请自己完成)

  标签： VHDL 数字 代码 模块

  上传时间： 2013-12-27

  上传用户：xlcky

• 基于vhdl的数字钟完整工程文件免费下载

  资源简介：基于vhdl的数字钟完整工程文件，已在实验箱上实现

  标签： vhdl 数字 工程

  上传时间： 2017-09-13

  上传用户：yiwen213

• 基于CPLD的VHDL语言数字钟(含秒表)设计免费下载

  资源简介：利用一块芯片完成除时钟源、按键、扬声器和显示器（数码管）之外的所有数字电路功能。所有数字逻辑功能都在CPLD器件上用VHDL语言实现。这样设计具有体积小、设计周期短（设计过程中即可实现时序仿真）、调试方便、故障率低、修改升级容易等特点。 本设计采...

  标签： CPLD VHDL 语言 数字

  上传时间： 2013-10-24

  上传用户：古谷仁美

• 基于VHDL语言免费下载

  资源简介：基于VHDL语言，用Top_Down的思想进行设计的数字钟。

  标签： VHDL 语言

  上传时间： 2014-11-26

  上传用户：nanxia

• EDA基于VHDL语言的数字频率计的设计及其仿真免费下载

  资源简介：EDA基于VHDL语言的数字频率计的设计及其仿真

  标签： VHDL EDA 语言 数字频率计

  上传时间： 2017-05-10

  上传用户：CSUSheep

• 基于VHDL语言的一个新型串行数字通信模块。免费下载

  资源简介：基于VHDL语言的一个新型串行数字通信模块。

  标签： VHDL 语言 串行 数字通信

  上传时间： 2017-07-21

  上传用户：zhengjian

• 基于vhdl语言的数字时钟设计说明书免费下载

  资源简介：该文档为基于vhdl语言的数字时钟设计说明书简介资料，讲解的还不错，感兴趣的可以下载看看…………………………

  标签： vhdl

  上传时间： 2021-10-20

  上传用户：hao123

• 基于VHDL语言设计数字频率计.rar免费下载

  资源简介：基于VHDL的数字频率计的设计（非常的实用

  标签： VHDL 语言 数字频率计

  上传时间： 2013-06-06

  上传用户：我们的船长