用verilog实现了奇数和偶数不同的分频器设计
资源简介:用VerilogHDL实现基于FPGA的通用分频器的设计
上传时间: 2013-10-28
上传用户:xiaoxiang
资源简介:用VerilogHDL实现基于FPGA的通用分频器的设计
上传时间: 2015-01-02
上传用户:oooool
资源简介:用Verilog实现基于FPGA的通用分频器
上传时间: 2013-08-30
上传用户:xingyuewubian
资源简介:用Verilog实现基于FPGA的通用分频器
上传时间: 2015-08-20
上传用户:songrui
资源简介:自己编的一个分频器的程序模版 虽然原理很简单,经过多次实践很实用 被多次用在其它的程序中
上传时间: 2015-03-20
上传用户:cjf0304
资源简介:基于Quartus II的数控分频器的项目设计,实现对时钟信号的任意进制分频,包含了项目文件和VHDL源代码
上传时间: 2017-07-18
上传用户:yangbo69
资源简介:用verilog实现了奇数和偶数不同的分频器设计
上传时间: 2016-07-11
上传用户:jhjjh
资源简介:用vhdl实现占空比1:1的通用分频模块,非常实用,欢迎大家下载
上传时间: 2013-12-19
上传用户:皇族传媒
资源简介:本文介绍了两种分频系数为整数或半整数的可控分频器的设计方法。其中之一可以实现50%的奇数分频。利用VHDL语言编程,并用QUARTERS||4.0进行仿真,用 FPGA 芯片实现。 关键词:半整数,可控分频器,VHDL, FPGA
上传时间: 2015-11-27
上传用户:tyler
资源简介:fpga上实现的最小是0.5分频的任意分频器
上传时间: 2017-03-24
上传用户:417313137