分频器的设计，十分简单好用。入门用户的好选择，不容错过。
资源简介：《分频器设计》绝对好用的EDA实验程序！已经通过测试。VHDL语言编写
上传时间： 2013-11-29
上传用户：star_in_rain
资源简介：基于FPGA的分频器设计,已经通过了仿真(VHDL语言编写)
上传时间： 2013-12-14
上传用户：haoxiyizhong
资源简介：基于vhdl的数控分频器设计的源代码及仿真
上传时间： 2016-02-11
上传用户：410805624
资源简介：基于VHDL的分频器设计，这是源码希望对大家有用。
上传时间： 2014-01-25
上传用户：watch100
资源简介：基于vhdl的分频器设计，分频器在数字系统设计中应用频繁
上传时间： 2017-03-31
上传用户：脚趾头
资源简介：数控分频器的输出信号频率为输入数据的函数。用传统的方法设计,其设计过程和电路都比较复杂,且设计成 果的可修改性和可移植性都较差。基于VHDL 的数控分频器设计,整个过程简单、快捷,极易修改,可移植性强。他可利用 并行预置数的加法计数器和减法计数器实现...
上传时间： 2014-11-29
上传用户：1051290259
资源简介：分频器的设计，十分简单好用。入门用户的好选择，不容错过。
上传时间： 2015-12-15
上传用户：519548978
资源简介：数控分频器设计:对于一个加法计数器，装载不同的计数初始值时，会有不同频率的溢出输出信号。计数器溢出时，输出‘1’电平，同时溢出时的‘1’电平反馈给计数器的输入端作为装载信号；否则输出‘0’电平。
上传时间： 2015-07-16
上传用户：wxhwjf
资源简介：VHDL分频器，利用分频比较错法，要实现K=324/28=8.3571428571...的分频周期为28，18个8分频和10个9分频循环，所以设一个０到２7的循环计数器，每当1、4、7、10、13、16、19、22、27时进行9分频，其他时为8分频；为使占空比尽量接近50％，需要在每一个8或9分频...
上传时间： 2013-11-29
上传用户：1079836864
资源简介：好的分频器设计程序，有三个，二分频，八分频随便改，比较实用
上传时间： 2016-07-15
上传用户：songyue1991
