您现在的位置是:源码地带 > 资源下载

使用VHDL语言编写的简易数字存储示波器

资 源 简 介

使用VHDL语言编写的简易数字存储示波器,用MAX+PlusII仿真验证。VHDL编写了采样、存储写、存储读和显示4个模块。采样使用ADC0809,存储器使用6264,显示使用DAC0832。

相 关 资 源