使用VHDL语言实现计数器功能 ……使用VHDL语言实现计数器功能
资源简介:使用VHDL语言实现计数器功能 ……使用VHDL语言实现计数器功能
上传时间: 2017-07-15
上传用户:源码3
资源简介:本文详细分析了COOLRUNNER系列CPLD的结构,特点及功能,使用VHDL语言实现数字逻辑,实现了水下冲击波记录仪电路的数字电路部分.
上传时间: 2013-12-18
上传用户:shawvi
资源简介:SPI串口的内核实现(分别使用verilog和vhdl语言描述的)
上传时间: 2014-01-24
上传用户:sssl
资源简介:实现HDB3编码,使用VHDL语言,-1用01表示,1用10表示,0用00表示。
上传时间: 2013-12-14
上传用户:jjj0202
资源简介:关于SPI串口的内核实现(分别使用verilog和vhdl语言描述的),适合感兴趣的学习者学习,可以提高自己的能力,大家可以多交流哈
上传时间: 2022-05-17
上传用户:joshau007
资源简介:介绍了如何使用数字锁相环,如何用VHDL实现数字锁相环
上传时间: 2013-12-29
上传用户:huql11633
资源简介:本程序是用VHDL语言编写液晶驱动程序,实现在液晶上显示"年"字的功能.
上传时间: 2013-12-26
上传用户:xuan‘nian
资源简介:VHDL源码其中“music_rom”使用FPGA厂商提供的工具生成的,如Altera的Quartus II 及其宏功能生成的这些文件。 另外,我们还希望实现以下功能: * 播放音乐时,在ROM的结尾处暂停 * "fullnote"值为0时,表示静音 所以我们将原来的程序的最后一行从
上传时间: 2013-12-19
上传用户:CHINA526
资源简介:利用FPGA实现频率测试,基于VHDL实现,具有良好的测试性能可直接使用
上传时间: 2016-10-09
上传用户:z1191176801
资源简介:Holtek单片机源码:此应用示范了使用HT48C10单片机的 16 位定时计数器产生内部中断以实现计时功能。这个应用依靠系统时钟频率作为计时的基准。此处所示的应用使用了 400KHz的系统时钟,通过内部除四分频产生 100KHz 的定时/计数器时钟。对于一个 16 位的计数...
上传时间: 2017-01-22
上传用户:wmwai1314