32bit有符号整数除以16bit整数。 输入数据为被除数Num和除数Den, 输出数据为商Quot和余数Rem。
资源简介：32bit有符号整数除以16bit整数。 输入数据为被除数Num和除数Den, 输出数据为商Quot和余数Rem。
上传时间： 2013-12-12
上传用户：chenjjer
资源简介：EDA实验--UART串口实验：UART 主要有由数据总线接口、控制逻辑、波特率发生器、发送部分和接收部分等组成。UART 发送器 --- 发送器每隔16 个CLK16 时钟周期输出1 位，次序遵循1位起始位、8位数据位（假定数据位为8位）、1位校验位（可选）、1位停止位。 UA...
上传时间： 2014-01-25
上传用户：xsnjzljj
资源简介：由文件input.txt提供输入数据。输入文件第1 行有2个正整数n和m（1<=n,m<=100）， 表示仓库是n×m个格子的矩形阵列。接下来有n行，每行有m个字符，表示格子的状态。 S 表示格子上放了不可移动的沉重货物； w 表示格子空闲； M 表示仓库管理员的初始位置； ...
上传时间： 2017-08-05
上传用户：cainaifa
资源简介：用数组存储一个大数的阶层。输入一个整数n,先求出n!占用的位数。动态开辟bits位数组，用适当方法把n!的值存储到数组里去
上传时间： 2013-12-11
上传用户：qw12
资源简介：堆栈算法。输入为整数N，输出为N的M种输出。
上传时间： 2015-04-26
上传用户：jqy_china
资源简介：一种可以完成16位有符号／无符号二进制数乘法的乘法器。该乘法器采用了改进的Booth算法，简化了部分积的符号扩展，采用Wallace树和超前进位加法器来进一步提高电路的运算速度。本乘法器可以作为嵌入式CPU内核的乘法单元，整个设计用VHDL语言实现。
上传时间： 2013-12-23
上传用户：skfreeman
资源简介：设n个不同的整数排好序后存于T[0:n-1]中。若存在一个下标I,0<I<n,使得t[I]=I,设计一个有效算法找到这个下标。要求算法在最坏情况下的计算时间为O(logn).
上传时间： 2015-07-15
上传用户：jcljkh
资源简介：有趣的程序： 1。已知n和m,m个正整数相加等于n(m<=n),列出这m个数. 2。输入任意正整数n,计算n!（n可取到一亿） 3。求100以内的所有由三个素数构成的等差素数组
上传时间： 2013-12-24
上传用户：362279997
资源简介：本文介绍了两种分频系数为整数或半整数的可控分频器的设计方法。其中之一可以实现50％的奇数分频。利用VHDL语言编程，并用QUARTERS||4.0进行仿真，用 FPGA 芯片实现。 关键词：半整数，可控分频器，VHDL, FPGA
上传时间： 2015-11-27
上传用户：tyler
资源简介：《实用最优化方法 （第三版）》 该教材介绍了线性规划、非线性规划、多目标规划、整数规划和动态规划的基本理论、计算方法及其应用。书中着重阐述了最优化的基本原理和在实际应用中比较有效的计算方法及其在计算机上的实现等内容。
上传时间： 2014-01-11
上传用户：来茴
