clk4 时钟分频设计用于FPGA入门设计

相 关 资 源

• clk4 时钟分频设计用于FPGA入门设计免费下载

  资源简介：clk4 时钟分频设计用于FPGA入门设计

  标签： clk4 FPGA 时钟 分频设计

  上传时间： 2017-04-08

  上传用户：qazxsw

• 分频器是FPGA设计中使用频率非常高的基本单元之一。尽管目前在大部分设计中还广泛使用集成锁相环(如altera的PLL免费下载

  资源简介：分频器是FPGA设计中使用频率非常高的基本单元之一。尽管目前在大部分设计中还广泛使用集成锁相环(如altera的PLL，Xilinx的DLL)来进行时钟的分频、倍频以及相移设计，但是，对于时钟要求不太严格的设计，通过自主设计进行时钟分频的实现方法仍然非常流行。首先...

  标签： altera FPGA PLL 分频器

  上传时间： 2016-06-14

  上传用户：wpwpwlxwlx

• VHDL语言的高频时钟分频模块免费下载

  资源简介：VHDL语言的高频时钟分频模块。一种新的分频器实现方法。

  标签： VHDL 语言 分频 模块

  上传时间： 2013-08-10

  上传用户：zxh122

• FPGA入门设计免费下载

  资源简介：写给小白们的FPGA入门设计实验，包括各种入门资料

  标签： FPGA

  上传时间： 2013-10-14

  上传用户：jichenxi0730

• 写给小白们的FPGA入门设计实验免费下载

  资源简介：　　写给小白们的FPGA入门设计实验： 　　1. 写在前面的话    2 　　2. Lab 1 ： LCD1602 字符显示设计  3 　　2.1. 摘要 　　2.2. 内容 　　2.3. 程序 　　2.4. 结果（问题，解决，体会） 　　3. Lab 2 ： 4 位减法、加法器设计 　　3...

  标签： FPGA 设计实验

  上传时间： 2013-11-05

  上传用户：silenthink

• FPGA入门设计免费下载

  资源简介：写给小白们的FPGA入门设计实验，包括各种入门资料

  标签： FPGA

  上传时间： 2013-12-08

  上传用户：haiya2000

• 写给小白们的FPGA入门设计实验免费下载

  资源简介：　　写给小白们的FPGA入门设计实验： 　　1. 写在前面的话    2 　　2. Lab 1 ： LCD1602 字符显示设计  3 　　2.1. 摘要 　　2.2. 内容 　　2.3. 程序 　　2.4. 结果（问题，解决，体会） 　　3. Lab 2 ： 4 位减法、加法器设计 　　3...

  标签： FPGA 设计实验

  上传时间： 2013-11-07

  上传用户：zzbbqq99n

• 这是用VHDL 语言编写的参数可以直接设置的2n倍时钟分频器免费下载

  资源简介：这是用VHDL 语言编写的参数可以直接设置的2n倍时钟分频器，在运用时，不需要阅读VHDL源代码，只需要把clk_div2n.vhd加入当前工程便可以直接调用clk_div2n.bsf。

  标签： VHDL 语言 编写 参数

  上传时间： 2015-08-23

  上传用户：xinyuzhiqiwuwu

• 本文主要介绍了50％占空比三分频器的三种设计方法免费下载

  资源简介：本文主要介绍了50％占空比三分频器的三种设计方法，并给出了图形设计、VHDL设计、编译结果和仿真结果。设计中采用EPM7064AETC44-7 CPLD，在QUARTUSⅡ4.2软件平台上进行。

  标签： 三分频 设计方法

  上传时间： 2014-01-25

  上传用户：凌云御清风

• 该程序用VHDL硬件描述语言编写而成,已调试通过,程序运行后可实现三分频,这样就用软件设计代替了硬件设计,方便,稳定,不需要硬件调试!免费下载

  资源简介：该程序用VHDL硬件描述语言编写而成,已调试通过,程序运行后可实现三分频,这样就用软件设计代替了硬件设计,方便,稳定,不需要硬件调试!

  标签： VHDL 程序 硬件描述语言 三分频

  上传时间： 2013-12-24

  上传用户：huyiming139