用VHDL语言实现通用计算器设计

相 关 资 源

• 用VHDL语言实现通用计算器设计免费下载

  资源简介：用VHDL语言实现通用计算器设计，MUXPLUS2软件仿真验证

  标签： VHDL 语言 计算器

  上传时间： 2013-12-06

  上传用户：ve3344

• 利用一块芯片完成除时钟源、按键、扬声器和显示器（数码管）之外的所有数字电路功能。所有数字逻辑功能都在CPLD器件上用VHDL语言实现。这样设计具有体积小、设计周期短（设计过程中即可实现时序仿真）、调试免费下载

  资源简介：利用一块芯片完成除时钟源、按键、扬声器和显示器（数码管）之外的所有数字电路功能。所有数字逻辑功能都在CPLD器件上用VHDL语言实现。这样设计具有体积小、设计周期短（设计过程中即可实现时序仿真）、调试方便、故障率低、修改升级容易等特点。 本设计采用...

  标签： CPLD VHDL 芯片 时钟源

  上传时间： 2014-01-02

  上传用户：LIKE

• 利用一块芯片完成除时钟源、按键、扬声器和显示器（数码管）之外的所有数字电路功能。所有数字逻辑功能都在CPLD器件上用VHDL语言实现。这样设计具有体积小、设计周期短（设计过程中即可实现时序仿真）、调试免费下载

  资源简介：利用一块芯片完成除时钟源、按键、扬声器和显示器（数码管）之外的所有数字电路功能。所有数字逻辑功能都在CPLD器件上用VHDL语言实现。这样设计具有体积小、设计周期短（设计过程中即可实现时序仿真）、调试方便、故障率低、修改升级容易等特点

  标签： CPLD VHDL 芯片 时钟源

  上传时间： 2013-12-26

  上传用户：qwe1234

• 常用数字逻辑功能都在CPLD器件上用VHDL语言实现免费下载

  资源简介：利用一块芯片完成除时钟源、按键、扬声器和显示器（数码管）之外的所有数字电路功能。所有数字逻辑功能都在CPLD器件上用VHDL语言实现。这样设计具有体积小、设计周期短（设计过程中即可实现时序仿真）、调试方便、故障率低、修改升级容易等特点

  标签： CPLD VHDL 数字逻辑 器件

  上传时间： 2013-08-11

  上传用户：hn891122

• 用VHDL语言实现的基于FPGA的交换机设计免费下载

  资源简介：用VHDL语言实现的基于FPGA的交换机设计

  标签： VHDL FPGA 语言 交换机

  上传时间： 2013-04-24

  上传用户：归海惜雪

• 用VHDL语言实现DDS直接数字频率合成器的设计免费下载

  资源简介：用VHDL语言实现DDS直接数字频率合成器的设计，采用正弦RAM表，可实现频率可控的正弦数字信号，编译、仿真通过。

  标签： VHDL DDS 语言 数字频率合成器

  上传时间： 2014-01-04

  上传用户：虫虫虫虫虫虫

• 用VHDL语言实现0--100范围内简单计算器功能的源代码免费下载

  资源简介：用VHDL语言实现0--100范围内简单计算器功能的源代码，包括加减乘除四种运算功能

  标签： VHDL 100 语言 计算器

  上传时间： 2015-11-04

  上传用户：bibirnovis

• 用vhdl语言实现乐曲演奏器的设计 这是学习VHDL语言的经典例子免费下载

  资源简介：用vhdl语言实现乐曲演奏器的设计 这是学习VHDL语言的经典例子

  标签： vhdl VHDL 语言

  上传时间： 2016-02-09

  上传用户：qb1993225

• 用vhdl语言实现多功能数字钟的设计 这是学习VHDL语言的经典例子免费下载

  资源简介：用vhdl语言实现多功能数字钟的设计 这是学习VHDL语言的经典例子

  标签： vhdl VHDL 语言 多功能

  上传时间： 2014-12-20

  上传用户：chongcongying

• 用vhdl语言实现模可变计数器的设计 这是学习VHDL语言的经典例子免费下载

  资源简介：用vhdl语言实现模可变计数器的设计 这是学习VHDL语言的经典例子

  标签： vhdl VHDL 语言 模

  上传时间： 2013-12-27

  上传用户：dongbaobao