基于FPGA的DDS正弦信号发生器,信号失真小,频率稳定,可调
资源简介:基于FPGA的DDS正弦信号发生器,信号失真小,频率稳定,可调
上传时间: 2013-12-22
上传用户:saharawalker
资源简介:基于FPGA的DDS信号发生器的简单实现。这种方法简单可靠、控制方便,且具有很高的频率分辨率和转换速度,非常适合快速跳频通信的要求。 DDS(直接数字合成)是近年来迅速发展起来的一种新的频率合成方法。
上传时间: 2013-08-13
上传用户:zl5712176
资源简介:基于FPGA的三相正弦信号发生器设计.rar
上传时间: 2013-06-15
上传用户:zq70996813
资源简介:基于FPGA的DDS信号发生器的简单实现。DDS(直接数字合成)是近年来迅速发展起来的一种新的频率合成方法。这种方法简单可靠、控制方便,且具有很高的频率分辨率和转换速度,非常适合快速跳频通信的要求。
上传时间: 2017-02-06
上传用户:caiiicc
资源简介:基于FPGA 的直接数字频率合成信号发生器(DDS)设计
上传时间: 2017-09-14
上传用户:拔丝土豆
资源简介:实现了基于FPGA的DDS信号源设计,能同时两路输出,输出波形包括正弦波、三角波、方波和锯齿波,且其频率和相位均可调,还能计算两路输出信号的相位差。
上传时间: 2022-04-21
上传用户:hao123
资源简介:以Altera公司的Quartus Ⅱ 7.2作为开发工具,研究了基于FPGA的DDS IP核设计,并给出基于Signal Tap II嵌入式逻辑分析仪的仿真测试结果。将设计的DDS IP核封装成为SOPC Builder自定义的组件,结合32位嵌入式CPU软核Nios II,构成可编程片上系统(SOPC),利用...
上传时间: 2013-11-06
上传用户:songkun
资源简介:以Altera公司的Quartus Ⅱ 7.2作为开发工具,研究了基于FPGA的DDS IP核设计,并给出基于Signal Tap II嵌入式逻辑分析仪的仿真测试结果。将设计的DDS IP核封装成为SOPC Builder自定义的组件,结合32位嵌入式CPU软核Nios II,构成可编程片上系统(SOPC),利用...
上传时间: 2013-12-22
上传用户:forzalife
资源简介:基于FPGA的VGA时序彩条信号实现方法及其应用
上传时间: 2013-12-05
上传用户:semi1981
资源简介:verilog编写基于fpga的DDS实现
上传时间: 2013-08-19
上传用户:neu_liyan