自己编写的并串变换的fpga程序,使用verilog语言
资源简介:自己编写的并串变换的fpga程序,使用verilog语言
上传时间: 2014-01-25
上传用户:569342831
资源简介:用VHDL编写的并串转换和串并转换实例,希望对您有所帮助,其中输入数据是时钟的16倍
上传时间: 2015-06-08
上传用户:1079836864
资源简介:用verilog HDL编写的并串转换模块,在ISE软件仿真过,也可综合
上传时间: 2014-10-10
上传用户:han_zh
资源简介:verilogHDL编写的并串转换模块,在ISE软件中仿真过,可综合,绝对是正确的
上传时间: 2014-01-07
上传用户:李彦东
资源简介:verilogHDL编写的并串转换模块,在ISE软件中仿真过,可综合,绝对是正确的
上传时间: 2014-01-22
上传用户:ZJX5201314
资源简介:昨天在论坛上看到有人帖出了他写的并串转换VHDL代码,但是他自己说有问题,但是不知道怎么改。我大概看了一下,发现思路还是比较乱的。于是就写下了我自己的并串转换代码。
上传时间: 2015-08-14
上传用户:曹云鹏
资源简介:这个是用VC++编写的一个串口通信应用程序,用自己写的API函数编写,代码很长很多,还有一个小小的Bug,自己好好去改进。
上传时间: 2017-05-05
上传用户:wmwai1314
资源简介:自己写的测试串口的小工具,巨好用!他可以完成十六进制和字符同时显示
上传时间: 2013-12-26
上传用户:zhaiye
资源简介:MD5将任意长度的“字节串”变换成一个128bit的大整数,并且它是一个不可逆的字符串变换算法
上传时间: 2015-08-04
上传用户:gdgzhym
资源简介:通过单片机能16C554的并口处理的部分程序。实现串口扩展的功能
上传时间: 2013-12-11
上传用户:ryb