奇数分频:2.2倍分频,其他任意奇数倍的分频可扩展得到.

相 关 资 源

• 奇数分频:2.2倍分频,其他任意奇数倍的分频可扩展得到.免费下载

  资源简介：奇数分频:2.2倍分频,其他任意奇数倍的分频可扩展得到.

  标签： 分频 2.2 扩展

  上传时间： 2017-02-17

  上传用户：hfmm633

• 利用计数器和分频器设计一个实时的时钟。一共需要1个模24计数器、2个模6计数器、2个模10计数器、一个生成1Hz的分频器和6个数码管解码器。最终用HEX5~HEX4显示小时（0~23）免费下载

  资源简介：利用计数器和分频器设计一个实时的时钟。一共需要1个模24计数器、2个模6计数器、2个模10计数器、一个生成1Hz的分频器和6个数码管解码器。最终用HEX5~HEX4显示小时（0~23），用HEX3~HEX2显示分钟（0~59），用HEX1~HEX0显示秒钟（0~59）。

  标签： HEX 计数器 模 1Hz

  上传时间： 2014-12-20

  上传用户：dbs012280

• 此程序实现的是任意进制的分频 进制的输入是任意选择的免费下载

  资源简介：此程序实现的是任意进制的分频 进制的输入是任意选择的

  标签： 进制 程序 分频 输入

  上传时间： 2017-01-25

  上传用户：稀世之宝039

• VHDL实现倍频--偶数倍 分频电路 --分频倍数=2（n+1）免费下载

  资源简介：VHDL实现倍频--偶数倍 分频电路 --分频倍数=2（n+1）

  标签： VHDL 倍频 分频电路 分

  上传时间： 2013-12-12

  上传用户：haohaoxuexi

• 常用2、4、6及任意偶数分频器的VHDL代码实现（原创）免费下载

  资源简介：常用2、4、6及任意偶数分频器的VHDL代码实现（原创）

  标签： VHDL 分频器 代码

  上传时间： 2013-12-17

  上传用户：330402686

• 小数分频技术解决了锁相环频率合成器中的频率分辨率和转换时间的矛盾, 但是却引入了严重的相位噪声, 传统的相位补偿方法由于对A&ouml D 等数字器件的要求很高并具有滞后性实现难度较大。$2 调制器免费下载

  资源简介：小数分频技术解决了锁相环频率合成器中的频率分辨率和转换时间的矛盾, 但是却引入了严重的相位噪声, 传统的相位补偿方法由于对A&ouml D 等数字器件的要求很高并具有滞后性实现难度较大。$2 调制器对噪声具有整形的功 能, 因而将多阶的$2 调制器用于小数分频...

  标签： ouml 小数分频 锁相环 转换

  上传时间： 2017-01-04

  上传用户：498732662

• 奇数分频和倍频(只需修改参数就可以实现较难得基数分频和倍频)免费下载

  资源简介：奇数分频和倍频(只需修改参数就可以实现较难得基数分频和倍频)

  标签： 分频 倍频 修改 参数

  上传时间： 2013-12-17

  上传用户：zhangyi99104144

• 这是一个2*2多入多出正交频分复用信道估计模型免费下载

  资源简介：这是一个2*2多入多出正交频分复用信道估计模型

  标签： 正交频分复用 信道估计 模型

  上传时间： 2014-11-29

  上传用户：ruixue198909

• 分频器是FPGA设计中使用频率非常高的基本单元之一。尽管目前在大部分设计中还广泛使用集成锁相环(如altera的PLL免费下载

  资源简介：分频器是FPGA设计中使用频率非常高的基本单元之一。尽管目前在大部分设计中还广泛使用集成锁相环(如altera的PLL，Xilinx的DLL)来进行时钟的分频、倍频以及相移设计，但是，对于时钟要求不太严格的设计，通过自主设计进行时钟分频的实现方法仍然非常流行。首先...

  标签： altera FPGA PLL 分频器

  上传时间： 2016-06-14

  上传用户：wpwpwlxwlx

• 常用1、3、5及任意奇数分频器的VHDL代码实现（原创）免费下载

  资源简介：常用1、3、5及任意奇数分频器的VHDL代码实现（原创）

  标签： VHDL 分频器 代码

  上传时间： 2013-12-26

  上传用户：rishian