实现60进制的计数,每60个脉冲上升沿进一次位。
资源简介:实现60进制的计数,每60个脉冲上升沿进一次位。
上传时间: 2014-01-01
上传用户:h886166
资源简介:数据结构之对栈的应用之实现各个进制的转换
上传时间: 2016-11-10
上传用户:开怀常笑
资源简介:使用VHDL实现16进制的计数器的算法程序
上传时间: 2013-12-06
上传用户:xuanjie
资源简介:能够实现小时(24进制)、分钟和秒钟(60进制)的计数功能 具有复位功能 功能扩展:具有整点报时提示、定时闹钟等功能
上传时间: 2014-06-20
上传用户:wff
资源简介:FPGA实现多进制FSK的调制解调
上传时间: 2014-08-20
上传用户:丶灬夏天
资源简介:FPGA实现多进制FSK的调制解调
上传时间: 2013-11-19
上传用户:xjy441694216
资源简介:该程序实现的是10进制的计数器,具有置位复位的功能。
上传时间: 2015-04-18
上传用户:sunjet
资源简介:本程序实现对二进制 十进制 十六进制的互相转换 1、 对进制进行判断 2、 数据的输入 3、 对数据做进制转换及输出 文件: tran.asm 源代码 设计思想.doc 简单介绍
上传时间: 2015-05-10
上传用户:dongbaobao
资源简介:24,60,100进制的计数器,还有数字时钟,欢迎下载哦~
上传时间: 2013-12-07
上传用户:wweqas
资源简介:利用扫描加记数程序实现百进制,适合VHDL的初学者使用.
上传时间: 2015-07-16
上传用户:dongbaobao