叫你如何拥有良好的编码风格
资源简介:verilog hdl coding DDR sdram control for fpga
上传时间: 2013-12-17
上传用户:wangchong
资源简介:叫你如何拥有良好的编码风格
上传时间: 2013-11-06
上传用户:yt1993410
资源简介:叫你如何拥有良好的编码风格
上传时间: 2014-01-04
上传用户:s蓝莓汁
资源简介:这篇文章讨论了不同HDL代码的编写方式,对综合结果的影响。阅读本文对深入了解综合工具和提高HDL的编写水平有不少帮助,原文时针对Synopsys的综合软件论述的,但对所有综合软件,都有普遍的借鉴意义
上传时间: 2014-12-23
上传用户:huql11633
资源简介:这篇文章讨论了不同HDL代码的编写方式,对综合结果的影响。阅读本文对深入了解综合工具和提高HDL的编写水平有不少帮助,原文时针对Synopsys的综合软件论述的,但对所有综合软件,都有普遍的借鉴意义
上传时间: 2014-01-11
上传用户:亚亚娟娟123
资源简介:Verilog and VHDL状态机设计,英文pdf格式 State machine design techniques for Verilog and VHDL Abstract : Designing a synchronous finite state Another way of organizing a state machine (FSM) is a common task for a digital logic only one l...
上传时间: 2013-12-19
上传用户:change0329
资源简介:The emphasis of this book is on real-time application of Synopsys tools, used to combat various problems seen at VDSM geometries. Readers will be exposed to an effective design methodology for handling complex, submicron ASIC designs. Si...
上传时间: 2017-07-05
上传用户:waitingfy
资源简介:actel A3P250 fpga用VERILOG HDL语言实现串口功能的源代码
上传时间: 2013-12-23
上传用户:aa17807091
资源简介:概述:数字通信和自动化控制等领域的高速度发展和世界范围的高技术竞争对数字系统提出了越来越高的要求,特别是需要设计具有实时信号处理能力的专用集成电路,要求把包括多个CPU内核在内的整个电子系统综合到一个芯片(SOC)上。集成电路制造工艺的发展;知...
上传时间: 2013-10-28
上传用户:pol123
资源简介:Debussy是NOVAS Software, Inc(思源科技)發展的HDL Debug & Analysis tool,這套軟體主要不是用來跑模擬或看波形,它最強大的功能是:能夠在HDL source code、schematic diagram、waveform、state bubble diagram之間,即時做trace,協助工程師debug。 可能...
上传时间: 2014-01-14
上传用户:hustfanenze