Verilog hdl语言的常用除法器设计,可使用modelsim进行仿真
资源简介:Verilog hdl语言的常用除法器设计,可使用modelsim进行仿真
上传时间: 2013-12-17
上传用户:Zxcvbnm
资源简介:精通verilog HDL语言编程源码之4--常用除法器设计
上传时间: 2013-12-24
上传用户:hanli8870
资源简介:基于Verilog-HDL语言的时钟设计这是一份非常不错的资料,欢迎下载,希望对您有帮助!
上传时间: 2021-12-20
上传用户:13692533910
资源简介:这是华为使用的内部培训教程! 本文主要介绍了Verilog HDL 语言的一些基本知识,目的是使初学者能够迅速掌 HDL 设计方法,初步了解并掌握Verilog HDL语言的基本要素,能够读懂简单的设计代码并 够进行一些简单设计的Verilog HDL建模。
上传时间: 2016-05-20
上传用户:it男一枚
资源简介:本原码是基于Verilog HDL语言的FPGA原程序,主要用于测频率,特点主要是可以更快地测频。实时性更高。
上传时间: 2013-09-01
上传用户:1417818867
资源简介:HDL 编码风格与编码指导,介绍了详细的vhdl和verilog hdl语言的编程风格
上传时间: 2014-01-05
上传用户:古谷仁美
资源简介:本原码是基于Verilog HDL语言的FPGA原程序,主要用于测频率,特点主要是可以更快地测频。实时性更高。
上传时间: 2015-08-04
上传用户:15071087253
资源简介:Verilog HDL语言的PPT教程。包括简介、逻辑概念、语法和示例。
上传时间: 2013-12-08
上传用户:liglechongchong
资源简介:小例子,关于Verilog HDL语言的一些小练习,可供参考.
上传时间: 2016-04-18
上传用户:youlongjian0
资源简介:小例子,关于Verilog HDL语言的一些小练习,可供初学者进行参考.
上传时间: 2016-04-18
上传用户:英雄