实用的任意时钟分频Verilog代码 可以任意分频的!
资源简介:实用的任意时钟分频Verilog代码 可以任意分频的!
上传时间: 2016-12-27
上传用户:watch100
资源简介:任意基数分频VERILOG代码,经过了编译,可以修改数字改变分频。
上传时间: 2016-11-05
上传用户:stampede
资源简介:占空比50 的三分频Verilog代码,包含PDF说明和源代码
上传时间: 2017-08-24
上传用户:lhw888
资源简介:实用闹钟的verilog代码。不是vhdl的!经过ldv验证
上传时间: 2014-01-11
上传用户:小儒尼尼奥
资源简介:一个简单的分频器代码,可以套用来作其他频率的分频
上传时间: 2014-06-18
上传用户:330402686
资源简介:基于GAL16V8D的一个时钟整开逻辑代码.Verilog编写!
上传时间: 2016-06-02
上传用户:shanml
资源简介: 践踏堆栈 [C语言编程] n. 在许多C语言的实现中,有可能通过写入例程 中所声明的数组的结尾部分来破坏可执行的堆栈. 所谓 践踏堆栈 。使用的 代码可以造成例程的返回异常,从而跳到任意的地址.这导致了一些极为险恶的数据相关漏洞
上传时间: 2013-12-16
上传用户:WMC_geophy
资源简介:本代码为查表法CRC16和CRC32校验的表生成和校验程序。使用此代码可以任意多项式生成CRC16和CRC32的程序。另有文件实现CRC16和CRC32的校验。 使用生成的表格,即可以在嵌入式中实现RAM和ROM区的校验。源程序在MSP430上实现,现整理成通用C版本。
上传时间: 2015-04-08
上传用户:VRMMO
资源简介:usb的verilog 代码。对理解usb的原理有很大帮助,并可以在nc环境下仿真。
上传时间: 2015-06-16
上传用户:yuzsu
资源简介:SDRAM 控制器的Verilog代码 经过综合验证过的.无截压密码
上传时间: 2013-12-19
上传用户:semi1981