您现在的位置是:源码地带 > 资源下载

练习用VHDL设计逻辑

  • 上传时间: 2014-01-15
  • 上传用户:bt9
  • 资源积分:2 下载积分
  • 标      签: VHDL 逻辑

资 源 简 介

练习用VHDL设计逻辑,用VHDL设计一个3-8译码器,对其进行时序仿真

相 关 资 源