Log Shifter Gate Level Design using Verilog(IC design Lab) and Lab Note
资源简介:Log Shifter Gate Level Design using Verilog(IC design Lab) and Lab Note
上传时间: 2016-12-01
上传用户:cylnpy
资源简介:Digital Signal Processing System Level Design Using LabVIEW,基于LabViEW的数字信号处理系统设计参考书。
上传时间: 2016-03-03
上传用户:edisonfather
资源简介:Using Verilog-A in Advanced Design System,英文版的关于Verilog_A的相关介绍。
上传时间: 2014-01-07
上传用户:tb_6877751
资源简介:This is an extension of sign example. You can design your own traffic sign by using Verilog. And the result from Verilog can be seen by the attached C file.
上传时间: 2016-10-12
上传用户:haohaoxuexi
资源简介:Newnes.Digital.Signal.Processing.System.Level.Design.Using.LabVIEW.Jun.2005.eBook-DDU labview信号处理教材。
上传时间: 2014-01-22
上传用户:gundan
资源简介:Design FSM using Verilog HDL.
上传时间: 2017-05-04
上传用户:lili123
资源简介:Complete.PCB.Design.Using.OrCAD.Capture.and.PCB.Edito
上传时间: 2013-06-28
上传用户:hmr0452
资源简介:flow of ic design是一个很好的关于如何去设计ASIC的的教程,虽然是英文的,但是很容易看明白。是每一个想在EDA领域有作为的人都应看的教程!
上传时间: 2014-01-18
上传用户:Yukiseop
资源简介:AFD - Advanced Filter Design using MATLABMiroslav D. Lutovac, Dejan V. Tosicversion 1.00 released 15 October 1999This program is freeware.Unpack with path names, for exampleDOS: pkunzip -d afdunix: unzip -L afdAfter unpacking afd.zip, and r...
上传时间: 2015-03-21
上传用户:er1219
资源简介:在MATLAB环境中的WCDMA Design using Simulink,和功能演示.对做第三代移动通信仿真非常有用
上传时间: 2015-07-03
上传用户:shanml