基于EDA技术设计4位十进制数字频率计的系统方案

相 关 资 源

• 基于EDA技术设计4位十进制数字频率计的系统方案免费下载

  资源简介：基于EDA技术设计4位十进制数字频率计的系统方案

  标签： EDA 十进制 数字频率计 系统方案

  上传时间： 2016-11-20

  上传用户：wqxstar

• 8位十进制数字频率计 测量频率范围在1HZ—1MHZ之间免费下载

  资源简介：8位十进制数字频率计 测量频率范围在1HZ—1MHZ之间

  标签： 1MHZ 1HZ 8位 十进制

  上传时间： 2017-06-04

  上传用户：aeiouetla

• 四位十进制数字频率计： 测量范围：1Hz～10kHz； 显示时间不少于1S； 具有记忆显示的功能免费下载

  资源简介：四位十进制数字频率计： 测量范围：1Hz～10kHz； 显示时间不少于1S； 具有记忆显示的功能，即在测量过程中 刷新数据，等结束后才显示测量结果，给出待测信号的频率值，并保存到下一次测量结束。

  标签： 1Hz kHz 10 十进制

  上传时间： 2013-12-22

  上传用户：sdq_123

• (1)设计4位十进制频率计测量范围: 1Hz～9999Hz (2）测量的数值通过4个数码管显示 (3）频率超过9999Hz时免费下载

  资源简介：(1)设计4位十进制频率计测量范围: 1Hz～9999Hz (2）测量的数值通过4个数码管显示 (3）频率超过9999Hz时，溢出指示灯亮，可以作为扩大测量范围的接口

  标签： 9999 Hz 1Hz 测量

  上传时间： 2014-01-11

  上传用户：pompey

• EDA基于VHDL语言的数字频率计的设计及其仿真免费下载

  资源简介：EDA基于VHDL语言的数字频率计的设计及其仿真

  标签： VHDL EDA 语言 数字频率计

  上传时间： 2017-05-10

  上传用户：CSUSheep

• 4位数字频率计的verilog HDL设计免费下载

  资源简介：4位数字频率计的verilog HDL设计，精度比较准的

  标签： verilog HDL 数字频率计

  上传时间： 2014-01-06

  上传用户：shus521

• 基于FPGA的数字频率计的设计11利用VHDL 硬件描述语言设计,并在EDA(电子设计自动化) 工具的帮助下,用大规模可编程逻辑器件(FPGA/ CPLD) 实现数字频率计的设计原理及相关程序免费下载

  资源简介：基于FPGA的数字频率计的设计11利用VHDL 硬件描述语言设计,并在EDA(电子设计自动化) 工具的帮助下,用大规模可编程逻辑器件(FPGA/ CPLD) 实现数字频率计的设计原理及相关程序

  标签： FPGA CPLD VHDL EDA

  上传时间： 2013-11-25

  上传用户：ruan2570406

• 基于单片机的数字频率计的设计-68页-0.7M.pdf免费下载

  资源简介：专辑类-单片机专辑-258册-4.20G 基于单片机的数字频率计的设计-68页-0.7M.pdf

  标签： 0.7 68 单片机

  上传时间： 2013-07-09

  上传用户：nbdedu

• 基于FPGA的数字频率计的设计11利用VHDL 硬件描述语言设计免费下载

  资源简介：基于FPGA的数字频率计的设计11利用VHDL 硬件描述语言设计,并在EDA(电子设计自动化) 工具的帮助下,用大规模可编程逻辑器件(FPGA/ CPLD) 实现数字频率计的设计原理及相关程序

  标签： FPGA VHDL 数字频率计 硬件描述语言

  上传时间： 2013-08-06

  上传用户：taozhihua1314

• 基于FPGA的数字频率计的设计免费下载

  资源简介：基于FPGA的数字频率计的设计，可测量从1hz到10000hz，误差在1hz以内，是EDA课程学习很好的实例。

  标签： FPGA 数字频率计

  上传时间： 2014-01-02

  上传用户：wang5829