用VHDL写的4*4乘法器,学习VHDL语言的可以
资源简介:用VHDL写的4*4乘法器,学习VHDL语言的可以
上传时间: 2014-11-24
上传用户:JasonC
资源简介:这是我用verilog hdl语言写的浮点乘法器,用的是基4的booth算法,对于部分积使用了5-2压缩和3-2压缩,欢迎大家指点,也欢迎大家把它改成流水线以提高速度.
上传时间: 2013-11-29
上传用户:jjj0202
资源简介:用VHDL写的一个32位并行乘法器的源代码,已经过验证,可以直接使用
上传时间: 2014-01-06
上传用户:hoperingcong
资源简介:我EDA课程设计做的用VHDL 写的智能电子密码锁,在试验箱上实验的,4位并行密码,有报警功能与自锁功能。花了我1个星期的时间,希望对你有帮助。有什么问题可以来EMAIL问我哦。
上传时间: 2014-01-03
上传用户:123啊
资源简介:用HDPLD实现的高速并行乘法器,其输入为两个带符号位的4位二进制数
上传时间: 2017-05-16
上传用户:rocwangdp
资源简介:用fpga实现dsp 的fft算法 其中有几个文档文件和用vhdl写的1024点的fft代码
上传时间: 2013-08-22
上传用户:ukuk
资源简介:用vhdl写的
上传时间: 2014-01-17
上传用户:xymbian
资源简介:用VHDL写的数字锁相环程序 pll.vhd为源文件 pllTB.vhd为testbench
上传时间: 2014-01-20
上传用户:zwei41
资源简介:这是用vhdl编写的四位加法器,请多指教
上传时间: 2013-12-12
上传用户:yepeng139
资源简介:数字均衡器是通讯信道抗码间干扰的重要环节,这是一个用vhdl写的代码以及用SYNPLIFY8.0综合的RTL电路图 它包含三个模块FILTER,ERR_DECISION,ADJUST 希望对大家有用.
上传时间: 2015-06-09
上传用户:cazjing